加入星計劃,您可以享受以下權益:

  • 創(chuàng)作內容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
    • 1. 原理概述
    • 2.軟件代碼設計
    • 3.硬件測試與驗證
  • 推薦器件
  • 相關推薦
  • 電子產(chǎn)業(yè)圖譜
申請入駐 產(chǎn)業(yè)圖譜

FPGA入門基礎之按鍵消抖實驗

05/14 11:30
4405
閱讀需 4 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

引言:按鍵在電子產(chǎn)品中經(jīng)常用到,由于按鍵的機械特性,按鍵在閉合或松開的瞬間伴隨著一連串的抖動,這樣的抖動將直接影響設計系統(tǒng)的穩(wěn)定性。因此,必須對抖動進行處理。本文介紹如何在FPGA中實現(xiàn)按鍵消抖處理。

1. 原理概述

在機械按鍵的觸點閉合和斷開時,都會產(chǎn)生抖動,為了保證系統(tǒng)能正確識別按鍵的開關,就必須對按鍵的抖動進行處理。按鍵抖動如下圖所示。

圖1:按鍵機械抖動

圖2:按鍵輸入在FPGA IO接口產(chǎn)生的抖動

抖動時間的長短由按鍵的機械特性決定,一般為5ms~10ms。這是一個很重要的時間參數(shù),在很多場合都要用到。按鍵穩(wěn)定閉合時間的長短則是由操作人員的按鍵動作決定的,一般為零點幾秒至數(shù)秒。按鍵抖動會引起一次按鍵被誤讀多次,如圖2所示。

按鍵消抖處理即:每次在按鍵閉合或松開期間,跳過這段抖動時間,再檢測按鍵的狀態(tài)。故通過簡單的延時就可實現(xiàn)按鍵的消抖動。

2.軟件代碼設計

按鍵濾波模塊key_filter.v設計采用狀態(tài)機實現(xiàn)按鍵按下和彈起檢測。

10ms延遲定時器

always @(posedge clk_i)begin //10ms 延遲定時器    if(cnt10ms < CNT_10MS)         cnt10ms <= cnt10ms + 1'b1;    else         cnt10ms <= 25'd0;end

按鍵檢測狀態(tài)機:

always @(posedge clk_i)begin    key_s_r <= key_s;end
always?@(posedge?clk_i)begin    if(en_10ms)begin //10ms 延遲定時器        case(key_s)        KEY_S0:begin           if(!key_i) //判斷按鍵是否按下,如果按下,則轉入狀態(tài)KEY_S1               key_s <= KEY_S1;         end          KEY_S1:begin           if(!key_i) //10ms后,再次判斷按鍵是否按下,               key_s <= KEY_S2; //如果按下,則轉入狀態(tài)KEY_S2            else                key_s <= KEY_S0; //如果未按下,則轉回KEY_S0        end         KEY_S2:begin           if(key_i) //10ms后,判斷按鍵是否彈起,如果彈起,則轉入狀態(tài)KEY_S3               key_s <= KEY_S3;         end          KEY_S3:begin           if(key_i) //10ms后,再次判斷按鍵是否彈起,              key_s <= KEY_S0; //如果彈起,則轉入狀態(tài)KEY_S0            else                 key_s <= KEY_S2; //如果未彈起,則轉回KEY_S2        end        endcase                      endend

按鍵有效輸出:當狀態(tài)從KEY_S1 轉到 KEY_S2 代表依次按鈕按下 key_cap 輸出一次高電平

assign key_cap = (key_s==KEY_S2)&&(key_s_r==KEY_S1);

3.硬件測試與驗證

硬件平臺:XC7Z035FFG676-2

Vivado軟件:2017.4

工程編譯完成后,下載bit文件到電路板,測試結果得以驗證。

推薦器件

更多器件
器件型號 數(shù)量 器件廠商 器件描述 數(shù)據(jù)手冊 ECAD模型 風險等級 參考價格 更多信息
XC6SLX25-2FG484I 1 AMD Xilinx Field Programmable Gate Array, 1879 CLBs, 667MHz, 24051-Cell, CMOS, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484
$656.54 查看
EP4CE55F23C8 1 Intel Corporation Field Programmable Gate Array, 3491 CLBs, 472.5MHz, 55856-Cell, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484
$1086.23 查看
M4A5-64/32-10VNC48 1 Lattice Semiconductor Corporation EE PLD, 10ns, 64-Cell, CMOS, PQFP48, 1.40 MM HEIGHT, LEAD FREE, TQFP-48

ECAD模型

下載ECAD模型
$6.09 查看

相關推薦

電子產(chǎn)業(yè)圖譜

專注FPGA技術開發(fā),涉及Intel FPGA、Xilinx FPGA技術開發(fā),開發(fā)環(huán)境使用,代碼風格、時序收斂、器件架構以及軟硬件項目實戰(zhàn)開發(fā),個人公眾號:FPGA技術實戰(zhàn)。