1304
北京大學微納電子研究院團隊于IEEE EDS舉辦的SNW研討會議上發(fā)布了針對預計將會用于下下代工藝節(jié)點的CFET先進器件自熱效應的研究成果，并提出了一種能使CEET溫度快速變化的熱網(wǎng)絡評估模型，用于CFET器件可靠性的初步壽命預測。
研究背景
隨著集成電路工藝的不斷發(fā)展，僅僅依靠晶體管尺寸的微縮逐漸無法獲得理想的性能增益，在上一次晶體管結構變革為FinFET晶體管已過去十年，集成電路先進節(jié)點即將迎來又一次結構更替。在CFET*器件結構與預埋電源線*（非標準譯名，以下簡稱BPR）等前沿研究成果助推下，CFET已經(jīng)出現(xiàn)在了多個先進集成電路制造廠的技術路線圖中，未來可期。
對于CFET這樣的3D堆疊器件，其緊湊的拓撲結構限制了聲子散射產(chǎn)生自熱效應和積熱，熱載流子注入（以下簡稱HCI）和偏置溫度不穩(wěn)定性（以下簡稱BTI）等伴生效應嚴重影響了器件性能表現(xiàn)和可靠性，降低器件的壽命。自熱效應向來是器件失效機理研究的熱點領域，但CFET作為一個新型器件結構，學界對其熱可靠性和自熱效應的研究尚在開展中。
*CFET，全稱Complementary FET，一般暫譯為互補式場效應晶體管，CFET器件在原本單個晶體管的平面上通過縱向堆疊pFET和nFET實現(xiàn)CMOS器件結構，相比當前在平面內(nèi)完成pFET和nFET排布的器件結構最多可節(jié)省50%面積（見下方示意圖1，圖源Intel）。
*預埋電源線，全稱Buried Power Rail，即在晶體管下方埋入電源線的構造（見下方示意圖2，圖源imec）。
圖為CFET剖面示意圖
圖為BPR示意圖
對此，北京大學微納電子學研究院團隊針對CFET器件的自熱效應開展前沿研究，在CFET器件上試驗了自熱與熱串擾分析，并提出了評估發(fā)熱機理的熱網(wǎng)絡模型，相關成果以“Investigation of Self-heating and Thermal Network for Complementary FET”為題發(fā)布于2021年度Silicon Nanoelectronics Workshop（該研討會是VLSI Symposia的衛(wèi)星研討會*），趙松涵為第一作者，劉曉彥教授與杜剛教授與為共同通訊作者。
*衛(wèi)星研討會，衛(wèi)星會議形式之一，衛(wèi)星會議是正式學術會議開始前（或學術議程結束后）的、由企業(yè)贊助的、或由學術團體舉辦的小型學術會議，是大型學術會議的一個組成部分，但一般不屬于大會學術議程，通常有講座、研討會、非商業(yè)研討會等形式；本屆SNW會議由IEEE電子器件協(xié)會和日本應用物理學會支持和贊助舉辦。
研究內(nèi)容
團隊基于TCAD技術，采用與傳統(tǒng)FinFET相似的Fin溝道形狀，在垂直方向實現(xiàn)n-on-p堆疊，完成了器件結構的初步構建，參數(shù)標準與3nm節(jié)點相近。器件結構、參數(shù)和電流曲線圖如下：
圖(a)為結構示意圖和電路原理圖，
圖(b)為結構參數(shù)和熱導率參數(shù)表
不同溝道數(shù)量條件下的電流曲線
完成器件結構后，團隊進一步評估了器件級和電路級的自熱效應和熱串擾效應。在CFET器件內(nèi)，由于垂直結構限制了熱量擴散，晶體管內(nèi)部的熱串擾比晶體管間的熱串擾更嚴重，器件內(nèi)熱串擾主要受n-p間距和溝道數(shù)量的影響（見下方兩圖）。圖中可見，nMOS與pMOS對于對方產(chǎn)生的熱串擾程度有所區(qū)別，N-to-P的串擾溫度更高；而溝道形狀的不同，ρ系數(shù)仍具有相同的變化趨勢和相近的數(shù)值。
團隊通過方程式進一步定義了熱串擾系數(shù)ρ（見下表），增加n-p間距或減少溝道數(shù)都可以抑制晶體管內(nèi)部的熱串擾。
在器件間的串擾測試中，團隊測試了由5個CFET晶體管組成的環(huán)形振蕩器的自熱效應和晶體管熱串擾，系統(tǒng)內(nèi)居中的晶體管受到熱串擾最多，熱可靠性最差，詳見下圖。
在0/1不同狀態(tài)下，熱擴散路徑差異反映到了溫度分布上（見下圖）：在0狀態(tài)時，nMOS阻斷了向上到互連層的熱擴散路徑；在1狀態(tài)時，熱量從向下擴散到襯底的路徑被pMOS封堵。
基于前述實驗，團隊進一步提出了一種交叉耦合的熱網(wǎng)絡模型（見下圖），通過仿真得到結溫并用于進一步的可靠性預測和自熱效應的模擬。
圖為熱網(wǎng)絡模型
圖為三維有限元建模模擬結果
圖為熱網(wǎng)絡模型提取和模擬的流程
HCI與BTI壽命比較
前景展望
北大微電子團隊針對CFET器件自熱效應開展研究，發(fā)現(xiàn)了熱串擾與溝道數(shù)量與縱向間距的關系，提出了用于器件熱特性和可靠性預測評估模型，初步實現(xiàn)了CFET器件級和電路級的熱特性評估，拓展了CFET先進器件結構的自熱效應評價方法以及自熱效應評價系統(tǒng)，也為未來CFET產(chǎn)業(yè)化導入提供了重要前沿技術研究基礎。
團隊介紹
劉曉彥，北京大學微納電子學研究院教授、微電子學系副系主任，現(xiàn)任北京市有源顯示工程技術研究中心主任，目前主要從事新型半導體器件物理與結構，半導體器件模型及其參數(shù)提取、模擬、計算微電子學等方面的研究工作。
劉曉彥教授曾先后主持和參加了973、863、國家自然科學基金、國家重點科技攻關、教育部重點項目等多項國家級科研項目，并負責了與三星等公司開展的多項國際合作項目，2006年入選教育部新世紀優(yōu)秀人才支持計劃；作為負責人，在半導體器件的蒙特卡羅模擬方法、新型存儲器模型模擬、新型微納電子器件模擬等方面取得一系列創(chuàng)新性成果。合作出版著作2部，譯著1部，發(fā)表論文百余篇，其中被SCI收錄44篇，被EI收錄55篇。
杜剛，北京大學微納電子學研究院教授，目前主要研究領域為納米尺度集成電路自熱效應及可靠性、3D NAND存儲陣列器件及電路可靠性以及納米新器件中的輸運現(xiàn)象，建立了新材料三維全能代MC器件模擬平臺等器件模擬工具。
杜剛教授作為骨干人員先后參加多項國家973子項目、863項目、國家自然科學基金項目，負責一項國家自然科學基金科研項目。在器件模型模擬領域取得了大量創(chuàng)新成果，在國內(nèi)外期刊和國際會議上發(fā)表論文200余篇。
論文原文鏈接：https://ieeexplore.ieee.org/document/9500036/
