科研前線 | 3D芯片疊疊熱？北大CFET自熱效應(yīng)研究成果發(fā)布

北京大學(xué)微納電子研究院團(tuán)隊(duì)于IEEE EDS舉辦的SNW研討會議上發(fā)布了針對預(yù)計(jì)將會用于下下代工藝節(jié)點(diǎn)的CFET先進(jìn)器件自熱效應(yīng)的研究成果，并提出了一種能使CEET溫度快速變化的熱網(wǎng)絡(luò)評估模型，用于CFET器件可靠性的初步壽命預(yù)測。

研究背景

隨著集成電路工藝的不斷發(fā)展，僅僅依靠晶體管尺寸的微縮逐漸無法獲得理想的性能增益，在上一次晶體管結(jié)構(gòu)變革為FinFET晶體管已過去十年，集成電路先進(jìn)節(jié)點(diǎn)即將迎來又一次結(jié)構(gòu)更替。在CFET*器件結(jié)構(gòu)與預(yù)埋電源線*（非標(biāo)準(zhǔn)譯名，以下簡稱BPR）等前沿研究成果助推下，CFET已經(jīng)出現(xiàn)在了多個(gè)先進(jìn)集成電路制造廠的技術(shù)路線圖中，未來可期。

對于CFET這樣的3D堆疊器件，其緊湊的拓?fù)浣Y(jié)構(gòu)限制了聲子散射產(chǎn)生自熱效應(yīng)和積熱，熱載流子注入（以下簡稱HCI）和偏置溫度不穩(wěn)定性（以下簡稱BTI）等伴生效應(yīng)嚴(yán)重影響了器件性能表現(xiàn)和可靠性，降低器件的壽命。自熱效應(yīng)向來是器件失效機(jī)理研究的熱點(diǎn)領(lǐng)域，但CFET作為一個(gè)新型器件結(jié)構(gòu)，學(xué)界對其熱可靠性和自熱效應(yīng)的研究尚在開展中。

*CFET，全稱Complementary FET，一般暫譯為互補(bǔ)式場效應(yīng)晶體管，CFET器件在原本單個(gè)晶體管的平面上通過縱向堆疊pFET和nFET實(shí)現(xiàn)CMOS器件結(jié)構(gòu)，相比當(dāng)前在平面內(nèi)完成pFET和nFET排布的器件結(jié)構(gòu)最多可節(jié)省50%面積（見下方示意圖1，圖源Intel）。

*預(yù)埋電源線，全稱Buried Power Rail，即在晶體管下方埋入電源線的構(gòu)造（見下方示意圖2，圖源imec）。

圖為CFET剖面示意圖

圖為BPR示意圖

對此，北京大學(xué)微納電子學(xué)研究院團(tuán)隊(duì)針對CFET器件的自熱效應(yīng)開展前沿研究，在CFET器件上試驗(yàn)了自熱與熱串?dāng)_分析，并提出了評估發(fā)熱機(jī)理的熱網(wǎng)絡(luò)模型，相關(guān)成果以“Investigation of Self-heating and Thermal Network for Complementary FET”為題發(fā)布于2021年度Silicon Nanoelectronics Workshop（該研討會是VLSI Symposia的衛(wèi)星研討會*），趙松涵為第一作者，劉曉彥教授與杜剛教授與為共同通訊作者。

*衛(wèi)星研討會，衛(wèi)星會議形式之一，衛(wèi)星會議是正式學(xué)術(shù)會議開始前（或?qū)W術(shù)議程結(jié)束后）的、由企業(yè)贊助的、或由學(xué)術(shù)團(tuán)體舉辦的小型學(xué)術(shù)會議，是大型學(xué)術(shù)會議的一個(gè)組成部分，但一般不屬于大會學(xué)術(shù)議程，通常有講座、研討會、非商業(yè)研討會等形式；本屆SNW會議由IEEE電子器件協(xié)會和日本應(yīng)用物理學(xué)會支持和贊助舉辦。

研究內(nèi)容

團(tuán)隊(duì)基于TCAD技術(shù)，采用與傳統(tǒng)FinFET相似的Fin溝道形狀，在垂直方向?qū)崿F(xiàn)n-on-p堆疊，完成了器件結(jié)構(gòu)的初步構(gòu)建，參數(shù)標(biāo)準(zhǔn)與3nm節(jié)點(diǎn)相近。器件結(jié)構(gòu)、參數(shù)和電流曲線圖如下：

圖(a)為結(jié)構(gòu)示意圖和電路原理圖，

圖(b)為結(jié)構(gòu)參數(shù)和熱導(dǎo)率參數(shù)表

不同溝道數(shù)量條件下的電流曲線

完成器件結(jié)構(gòu)后，團(tuán)隊(duì)進(jìn)一步評估了器件級和電路級的自熱效應(yīng)和熱串?dāng)_效應(yīng)。在CFET器件內(nèi)，由于垂直結(jié)構(gòu)限制了熱量擴(kuò)散，晶體管內(nèi)部的熱串?dāng)_比晶體管間的熱串?dāng)_更嚴(yán)重，器件內(nèi)熱串?dāng)_主要受n-p間距和溝道數(shù)量的影響（見下方兩圖）。圖中可見，nMOS與pMOS對于對方產(chǎn)生的熱串?dāng)_程度有所區(qū)別，N-to-P的串?dāng)_溫度更高；而溝道形狀的不同，ρ系數(shù)仍具有相同的變化趨勢和相近的數(shù)值。

團(tuán)隊(duì)通過方程式進(jìn)一步定義了熱串?dāng)_系數(shù)ρ（見下表），增加n-p間距或減少溝道數(shù)都可以抑制晶體管內(nèi)部的熱串?dāng)_。

在器件間的串?dāng)_測試中，團(tuán)隊(duì)測試了由5個(gè)CFET晶體管組成的環(huán)形振蕩器的自熱效應(yīng)和晶體管熱串?dāng)_，系統(tǒng)內(nèi)居中的晶體管受到熱串?dāng)_最多，熱可靠性最差，詳見下圖。

在0/1不同狀態(tài)下，熱擴(kuò)散路徑差異反映到了溫度分布上（見下圖）：在0狀態(tài)時(shí)，nMOS阻斷了向上到互連層的熱擴(kuò)散路徑；在1狀態(tài)時(shí)，熱量從向下擴(kuò)散到襯底的路徑被pMOS封堵。

基于前述實(shí)驗(yàn)，團(tuán)隊(duì)進(jìn)一步提出了一種交叉耦合的熱網(wǎng)絡(luò)模型（見下圖），通過仿真得到結(jié)溫并用于進(jìn)一步的可靠性預(yù)測和自熱效應(yīng)的模擬。

圖為熱網(wǎng)絡(luò)模型

圖為三維有限元建模模擬結(jié)果

圖為熱網(wǎng)絡(luò)模型提取和模擬的流程

HCI與BTI壽命比較

前景展望

北大微電子團(tuán)隊(duì)針對CFET器件自熱效應(yīng)開展研究，發(fā)現(xiàn)了熱串?dāng)_與溝道數(shù)量與縱向間距的關(guān)系，提出了用于器件熱特性和可靠性預(yù)測評估模型，初步實(shí)現(xiàn)了CFET器件級和電路級的熱特性評估，拓展了CFET先進(jìn)器件結(jié)構(gòu)的自熱效應(yīng)評價(jià)方法以及自熱效應(yīng)評價(jià)系統(tǒng)，也為未來CFET產(chǎn)業(yè)化導(dǎo)入提供了重要前沿技術(shù)研究基礎(chǔ)。

團(tuán)隊(duì)介紹

劉曉彥，北京大學(xué)微納電子學(xué)研究院教授、微電子學(xué)系副系主任，現(xiàn)任北京市有源顯示工程技術(shù)研究中心主任，目前主要從事新型半導(dǎo)體器件物理與結(jié)構(gòu)，半導(dǎo)體器件模型及其參數(shù)提取、模擬、計(jì)算微電子學(xué)等方面的研究工作。

劉曉彥教授曾先后主持和參加了973、863、國家自然科學(xué)基金、國家重點(diǎn)科技攻關(guān)、教育部重點(diǎn)項(xiàng)目等多項(xiàng)國家級科研項(xiàng)目，并負(fù)責(zé)了與三星等公司開展的多項(xiàng)國際合作項(xiàng)目，2006年入選教育部新世紀(jì)優(yōu)秀人才支持計(jì)劃；作為負(fù)責(zé)人，在半導(dǎo)體器件的蒙特卡羅模擬方法、新型存儲器模型模擬、新型微納電子器件模擬等方面取得一系列創(chuàng)新性成果。合作出版著作2部，譯著1部，發(fā)表論文百余篇，其中被SCI收錄44篇，被EI收錄55篇。

杜剛，北京大學(xué)微納電子學(xué)研究院教授，目前主要研究領(lǐng)域?yàn)榧{米尺度集成電路自熱效應(yīng)及可靠性、3D NAND存儲陣列器件及電路可靠性以及納米新器件中的輸運(yùn)現(xiàn)象，建立了新材料三維全能代MC器件模擬平臺等器件模擬工具。

杜剛教授作為骨干人員先后參加多項(xiàng)國家973子項(xiàng)目、863項(xiàng)目、國家自然科學(xué)基金項(xiàng)目，負(fù)責(zé)一項(xiàng)國家自然科學(xué)基金科研項(xiàng)目。在器件模型模擬領(lǐng)域取得了大量創(chuàng)新成果，在國內(nèi)外期刊和國際會議上發(fā)表論文200余篇。

論文原文鏈接：https://ieeexplore.ieee.org/document/9500036/