在IC設(shè)計(jì)驗(yàn)證過程中，如何既保持原有的設(shè)計(jì)版圖和層次結(jié)構(gòu)，同時(shí)又滿足客戶對(duì)設(shè)計(jì)流程性能更好更快的一貫要求，無疑是設(shè)計(jì)人員面臨的一項(xiàng)重大挑戰(zhàn)。設(shè)計(jì)師必須始終在性能、數(shù)據(jù)大小和準(zhǔn)確性之間進(jìn)行權(quán)衡。早在設(shè)計(jì)之初，采用Calibre nmLVS 的 LVS 盒處理功能來替換不完整或缺失的模塊可以大幅降低設(shè)計(jì)師對(duì)昂貴的高性能計(jì)算資源的需求并且減少運(yùn)行中期LVS檢查所需的時(shí)間，同時(shí)繼續(xù)為下游流程提供所需的設(shè)計(jì)信息。LVS盒子可以消除不完整設(shè)計(jì)中固有的無效干擾，讓設(shè)計(jì)團(tuán)隊(duì)加快設(shè)計(jì)開發(fā)進(jìn)程，高效利用昂貴的計(jì)算資源，從而為最終的全芯片流片驗(yàn)證“節(jié)省”相應(yīng)的時(shí)間和資源。