采用分步方法來驗證嵌入式處理器與設計其他部分之間的交互,可在驗證流程中及早發(fā)現(xiàn)錯誤,以便最輕松地進行調(diào)試和糾正,從而節(jié)省時間。使用可移植性激勵,可從描述的測試意圖著手,生成高質(zhì)量的測試激勵,并將目標重定向到多個環(huán)境。本文展示了如何針對 SoC 集成測試所包含的 SoC 寄存器訪問測試,將單一測試意圖描述輕松地定向到 UVM 和嵌入式軟件環(huán)境。我們還展示了如何使用 Mentor 的 Questa inFact 可移植性激勵工具,對此測試意圖進行描述,并將目標定向到特定環(huán)境。