有關(guān) High-Level Synthesis (HLS) 的 NVIDIA 案例分析
資源大小:1.08MB
[摘要] 通過采用應用Mentor Graphics Catapult®的C++ High-Level Synthesis (HLS)流程,NVIDIA®能夠?qū)⒋a簡化5倍,將回歸測試所需的CPU數(shù)量減少1000倍,并且運行多達
馴服猛獸:低功耗設(shè)計和驗證中的調(diào)試挑戰(zhàn)
資源大?。?.27MB
[摘要] 在芯片開發(fā)過程中,調(diào)試就要耗費50%左右的開發(fā)時間和精力,這是一個不爭的事實。調(diào)試被認為是半導體芯片設(shè)計與驗證行業(yè)面臨的最棘手挑戰(zhàn)之一。本文將全面分析低功耗設(shè)計和驗證面臨的各種復雜調(diào)試問題。我們將借助相關(guān)示例來說明如何避免或輕松解決這
將圖形匹配與 DFM 屬性進行集成,從而改善和優(yōu)化版圖
資源大?。?.86MB
[摘要] 隨著設(shè)計復雜性和規(guī)模的不斷增長,特別是在最先進的節(jié)點上,圖形匹配的使用已擴展到 DFM 流程中。將 Calibre Pattern Matching 功能與 DFM 操作相結(jié)合,可以給新設(shè)計帶來各種不同的改善和優(yōu)化選擇,包括填充方向、
在物理驗證過程中實現(xiàn)最佳性能
資源大?。?.45MB
[摘要] 物理驗證的生產(chǎn)率是一個多維度目標,需要應用多種策略和技術(shù)來實踐。IC 設(shè)計公司必須不斷評估其工藝流程、數(shù)據(jù)管理和硬件使用情況,包括與 EDA 供應商密切合作以確保實現(xiàn)準確、完整、先進的工具覆蓋率,并整合新的技術(shù)功能來擴展硬件能力和改善
多重曝光中的顏色優(yōu)化注意事項
資源大小:1.7MB
[摘要] 在先進工藝節(jié)點中,要實現(xiàn)最佳性能和良率,需要超越設(shè)計規(guī)則的最低要求來優(yōu)化版圖。任何多重曝光版圖都有多種能通過多重曝光設(shè)計規(guī)則檢查 (DRC) 的著色配置。但是,選擇最佳著色方案可以提高制造良率和設(shè)計性能裕量。了解 Calibre Mu
Siemens Digital Industries Software簡介
西門子數(shù)字化工業(yè)軟件致力于推動數(shù)字化企業(yè)轉(zhuǎn)型,實現(xiàn)滿足未來需求的工程、制造和電子設(shè)計。西門子的Xcelerator 解決方案組合可幫助各類規(guī)模的企業(yè)創(chuàng)建并充分利用數(shù)字雙胞胎,為機構(gòu)帶來全新的洞察、機遇和自動化水平,促進創(chuàng)新。

欲了解有關(guān)西門子數(shù)字化工業(yè)軟件的更多詳情,敬請訪問:

https://www.plm.automation.siemens.com/global/zh/industries/electronics-semiconductors/