曰韩高清一级毛片,人精国产品

目標(biāo)

本實(shí)驗(yàn)的目標(biāo)是探討數(shù)模轉(zhuǎn)換的概念，將CMOS反相器用作梯形電阻分壓器的基準(zhǔn)開關(guān)（用于DAC中）。

背景信息

我們將簡(jiǎn)單的CMOS反相器邏輯門用作一對(duì)開關(guān)。ADALM2000模塊的數(shù)字I/O信號(hào)可配置為具有+3.3 V電源電壓的標(biāo)準(zhǔn)CMOS分壓器（推挽模式）。采用最簡(jiǎn)單的形式，CMOS輸出可以由一個(gè)PMOS器件M1和一個(gè)NMOS器件M2組成。通常，CMOS制造工藝經(jīng)過特別設(shè)計(jì)，使得NMOS和PMOS器件的閾值電壓VTH大致相等——即互補(bǔ)。然后，反相器的設(shè)計(jì)人員調(diào)整NMOS和PMOS器件的寬長(zhǎng)比W/L，使其各自的跨導(dǎo)和RON也相等。兩個(gè)晶體管中，只有一個(gè)處于導(dǎo)通狀態(tài)，同時(shí)將輸出端連接到VDD或VSS。我們可以考慮將這兩個(gè)電壓用作DAC的基準(zhǔn)電壓源。

圖1.CMOS輸出驅(qū)動(dòng)器。

在 “電壓模式”中使用R-2R梯形電阻（如圖2所示）,根據(jù)數(shù)字碼交替驅(qū)動(dòng)到兩個(gè)基準(zhǔn)電壓電平中的任一個(gè)(D0-7)。數(shù)字0表示VREF–，數(shù)字1表示VREF+。根據(jù)數(shù)字輸入碼，VLADDER（圖2）將在兩個(gè)基準(zhǔn)電平之間變化。兩個(gè)基準(zhǔn)電壓的負(fù)基準(zhǔn)電壓(VREF–)通常為地電壓(VSS)。在本例中，我們將正基準(zhǔn)電壓(VREF+)設(shè)置為CMOS驅(qū)動(dòng)器的正電源電壓(VDD)。

材料

ADALM2000主動(dòng)學(xué)習(xí)模塊
無焊面包板
跳線
9個(gè)20 kΩ電阻
9個(gè)10 kΩ電阻
1個(gè)OP27放大器

說明

最好在無焊試驗(yàn)板上構(gòu)建圖2所示的8位梯形電阻電路。模擬部件套件(ADALP2000)中提供的電阻數(shù)量通常不足以構(gòu)建完整的8位梯形電阻。如果可以獲得這些電阻，此項(xiàng)目最好使用1%的電阻。

將用藍(lán)色框表示的8個(gè)數(shù)字輸出、示波器通道和用綠色框表示的AWG輸出連接到梯形電阻電路中，如圖所示。注意將電源連接到運(yùn)算放大器電源引腳。

圖2.R-2R梯形電阻網(wǎng)絡(luò)電路

硬件設(shè)置

圖3.R-2R梯形電阻網(wǎng)絡(luò)電路試驗(yàn)板連接

程序步驟

當(dāng)安裝R1和R2時(shí)，設(shè)置AWG1的直流電壓與DAC的VREF+相等，即等于CMOS數(shù)字輸出的3.3 V電源電壓。此時(shí)輸出電壓為雙極性，其擺幅為-3.3 V至+3.3 V。斷開AWG1并移除電阻R1，輸出電壓為單極性，擺幅為0 V至+3.3 V。啟動(dòng)Scopy軟件。打開模式發(fā)生器界面。選擇DIO0至DIO7，并組成一個(gè)分組。設(shè)置參數(shù)，將模式設(shè)置為二進(jìn)制計(jì)數(shù)器。輸出設(shè)置為推挽輸出（PP），頻率設(shè)置為256 kHz。此時(shí)能看到類似圖4所示的內(nèi)容。最后，點(diǎn)擊運(yùn)行按鈕。

圖4.模式發(fā)生器界面。

打開示波器界面，開啟通道2，并將時(shí)基設(shè)置為200μs/div，點(diǎn)擊綠色運(yùn)行按鈕開始運(yùn)行。有時(shí)可能還需要調(diào)整通道的垂直范圍（初始條件下，1 V/div比較合適）。通過示波器界面能看到（如圖4所示）電壓從0 V上升到3.3 V，斜坡信號(hào)的周期應(yīng)為1 ms。

圖5.示波器界面。

改變數(shù)字模式。嘗試隨機(jī)模式，并打開示波器上的FFT窗口。您還可以通過生成具有一列0到255（對(duì)于8位寬總線）數(shù)字的純文本.csv文件，來加載自定義模式。加載自定義模式，看看會(huì)出現(xiàn)什么情況。

您可以嘗試加載以下這些預(yù)制波形文件：正弦、三角、高斯脈沖等：waveforms_pg。

AD5626 12位nanoDAC

背景信息

AD5626是一款可以使用5 V單電源供電的電壓輸出DAC。它集成了DAC、輸入移位寄存器和鎖存、基準(zhǔn)電壓源以及一個(gè)軌到軌輸出放大器。輸出放大器擺幅可達(dá)到任一供電軌，且設(shè)置范圍為0 V至4.095 V，分辨率為每位1 mV。該器件采用高速、三線式、兼容數(shù)據(jù)輸入(SDIN)的DSP、時(shí)鐘(SCLK)和負(fù)載選通()的串線接口。它還有芯片選擇引腳，可連接多個(gè)DAC。上電時(shí)或用戶要求時(shí)，CLR輸入可將輸出設(shè)置為零電平。

圖6.AD5626的簡(jiǎn)化功能框圖。

除1位DAC寄存器外，AD5626還有一個(gè)獨(dú)立的串行輸入寄存器，新數(shù)據(jù)值可以預(yù)載到該串行寄存器中，而不會(huì)干擾現(xiàn)有DAC輸出電壓。通過選通LDAC引腳，可以將加載值傳輸?shù)紻AC寄存器。

單極性輸出操作

這種操作模式是AD5626的基本模式。您可以根據(jù)DAC的單極性代碼表驗(yàn)證AD5626的功能是否正常。

表1.AD5626的單極性代碼表

材料

ADALM2000主動(dòng)學(xué)習(xí)模塊
無焊面包板
跳線
一個(gè)AD5626 12位nanoDAC?
一個(gè)2.2 kΩ電阻
一個(gè)0.001 μF電容
一個(gè)0.1 μF電容
一個(gè)10 μF電容

硬件設(shè)置

如圖7所示連接AD5626的引腳。

圖7.AD5626實(shí)現(xiàn)單極性操作的連接。

程序步驟

打開Scopy，使能正電源為5 V。在模式發(fā)生器中，根據(jù)數(shù)據(jù)手冊(cè)中AD5626的時(shí)序圖配置DAC輸入信號(hào)。從配置SPI信號(hào)開始。使用DIO0、DIO1和DIO2創(chuàng)建通道組。如果連接如圖7所示，則DIO1表示時(shí)鐘信號(hào)，DIO2表示數(shù)據(jù)信號(hào)，DIO0表示信號(hào)。在進(jìn)行SPI分組時(shí)，確保數(shù)字通道的順序是正確的（參見圖10）。數(shù)據(jù)手冊(cè)中指明，高電平和低電平狀態(tài)下的時(shí)鐘寬度應(yīng)達(dá)到至少30 ns。由此可計(jì)算時(shí)鐘周期，進(jìn)而計(jì)算最大頻率。將時(shí)鐘頻率設(shè)為1 MHz。將CLK極性和CLK相位設(shè)為1。

由于AD5626是12位DAC，因此通過SPI發(fā)送的數(shù)據(jù)長(zhǎng)度應(yīng)至少為12位。將每幀的字節(jié)數(shù)設(shè)為2，在轉(zhuǎn)換開始時(shí)，它會(huì)發(fā)送16位。在數(shù)據(jù)文本框中，您可以輸入將發(fā)送至DAC的值。SPI組通道的信號(hào)應(yīng)類似于AD5626 DAC的時(shí)序圖。

圖8.AD5626試驗(yàn)板連接。

圖9.AD5626 SPI時(shí)序圖。

現(xiàn)在，您應(yīng)該配置和信號(hào)。從數(shù)據(jù)手冊(cè)中，我們得知在處于高電平時(shí)，移位寄存器的內(nèi)容會(huì)在的上升沿更新。將DIO4 ()的模式設(shè)置為“數(shù)值”，輸入數(shù)值1。只要位是串行傳輸，LDAC信號(hào)(DIO3)的下降沿之前應(yīng)該有一個(gè)上升沿，且應(yīng)處于高電平。為了滿足上述條件，DIO3信號(hào)可以設(shè)置為采用13 kHz頻率和160°相位。AD5626數(shù)模轉(zhuǎn)換所需的所有輸入信號(hào)如圖9所示。

圖10.模式發(fā)生器信號(hào)設(shè)置。