846
文︱LAURA PETERS
來源︱Semiconductor Engineering
編譯︱編輯部
領先的芯片制造商臺積電和三星正在大批量生產5nm器件，臺積電正計劃到年底推出首款3nm芯片。但為了達到這些激進的目標，工程師必須比以前更快地識別缺陷并提高良率。
處理EUV隨機缺陷（非重復的圖案化缺陷，如微橋、斷線或缺失觸點）是這一挑戰(zhàn)的核心。這需要強大的高通量檢測策略來發(fā)現并補救常見問題，例如漏孔。
通常，良率工程師會定期識別芯片上需要進行針對性檢查的關鍵區(qū)域。“檢測方法在確定檢測到哪些缺陷以及檢測到多少缺陷方面起著關鍵作用，”KLA營銷副總裁Satya Kurada表示。“二十年前，操作員會為邏輯芯片設置兩個護理區(qū)域，分別用于隨機模式和SRAM區(qū)域。如今，我們的檢測系統(tǒng)通過專利技術，根據用戶定義的興趣模式自動生成數十億個微小的護理區(qū)域。”
聚焦EUV光刻
晶圓廠最重要的良率和成本驅動因素之一是極紫外（EUV，13.5nm）掩模層的凈數量。EUV光刻技術是在7nm晶圓廠生產線中引入的，用于最關鍵的掩模層。但在5nm節(jié)點，整體掩膜層的75%（邏輯器件中有25層）都需要EUV圖案化。使用193nm曝光或EUV時，最常見的隨機缺陷是隨機印刷失敗。
“微橋與傳統(tǒng)缺陷沒有明確區(qū)別，傳統(tǒng)缺陷來自光刻膠或工藝工具。因此，業(yè)界正在努力消除傳統(tǒng)缺陷，同時通過設計新的光刻膠或改進干法刻蝕工藝來減少缺陷，”三星電子副總裁Ki Chul Park在IITC上談及5nm器件的制造策略。“對總成本貢獻最大的是用于細間距金屬和通孔層圖案化的EUV層數量。當添加EUV層時，總成本會增加大約1%至2%，這意味著添加EUV層必須使面積減少1%至2%以上。Park指出，領先的EUV光刻膠能夠單次曝光印刷30nm金屬間距線，制造缺陷可以忽略。
幾十年來，化學放大光刻膠（CAR）一直主導著行業(yè)的發(fā)展，而現在該材料正面臨著新型金屬氧化物光刻膠（MOR）的挑戰(zhàn)。MOR由JSR公司Inpria最先研發(fā)出來，其優(yōu)勢在于可以更好地吸收EUV，因此比CAR更薄，且印刷失敗的可能性更小。其他選擇也逐漸出現在市場中，包括非CAR旋裝式光刻膠，以及泛林集團的干光刻膠沉積和去除工藝。有趣的是，EUV光刻機產生的光子量約為ArF（193nm）光刻機的1/14。這與更精細的功能一起解釋了Imec、ASML、光刻膠制造商JSR、Shin-Etsu Chemical和Fujifilm之間的密集研發(fā)，以及TEL為擴展EUV圖案化能力的光刻膠涂層/烘烤/顯影工藝。
解決隨機變異
隨機缺陷是任何隨機的、獨立的缺陷，這些缺陷會導致諸如微橋、局部斷線以及觸點缺失或粘連等問題。線邊失真又稱為線寬粗糙度（LWR）和線邊粗糙度（LER）。在光刻中，臨界尺寸（CD）不均勻性可能是局部的（一條線到另一條線）或全局的（跨越整個晶圓），并且可能是由光罩誤差、光刻誤差或刻蝕和沉積誤差引起的。疊加誤差是特征之間的對齊誤差。如果邊緣放置誤差（EPE）偏差過大，則金屬之間可能會發(fā)生短路，或者微小通孔可能完全消失，從而導致電氣開路。
“芯片制造商必須區(qū)分隨機指標以及系統(tǒng)性缺陷，這意味著它們的規(guī)模大致相同，且某些特定設計將會致其容易受到攻擊，”D2S首席執(zhí)行官Aki Fujimura表示，處于前沿的芯片制造商必須解決系統(tǒng)性變異的來源，并將隨機缺陷控制在大批量生產可接受的水平。
隨機圖形化缺陷是一個大問題。“這是一個數十億美元的問題，因為隨機指標逐漸在晶圓廠邊緣放置誤差預算中占據更大的比例，”Fractilia首席執(zhí)行官Ed Charrier解釋道。“隨機指標一直存在，但它們在特征尺寸中所占的比例非常小。因此截至最近的節(jié)點，這些誤差一直被我們忽略，”Fractilia首席技術官Chris Mack表示。在22nm節(jié)點，隨機缺陷占邊緣放置誤差（EPE）預算的5%，但在5nm時，它占整體EPE預算的40%，在3nm時進一步擴大至50%。更糟糕的是，在光刻膠中反應的極少數4到5個散射電子，可以增加線邊粗糙度。
“無論你有4個還是5個，都會有很大的不同，”D2S的Fujimura表示。新的EUV工藝，包括先進的光刻膠，專注于提高CAR光刻膠的量子效率，以加快EUV吞吐量，同時最大限度地減少隨機誤差。在成像過程中，光子誘導的變化和稀缺的EUV光子轉化都導致了EUV中具有更高的隨機后果。
量化變異
隨機缺陷分為四類：線邊和線寬粗糙度、CD特征之間不均勻、疊加錯誤、特征邊相距太近（導致短路）或太遠（導致開路）。
“所有這些事情都會影響設備性能、良率和可靠性，”Fractilia的Mack表示。在光刻單元中，光學檢測工具由速度慢得多的掃描電子顯微鏡（SEM）補充，后者提供在線缺陷審查和分類。SEM成像結果包含印刷線條和空間的實際粗糙度，但也包括由于SEM噪聲引起的粗糙度。Mack解釋說，傳統(tǒng)的圖像處理濾波器將平均粗糙度，而不會顯示實際的粗糙度。“我們開發(fā)了在頻域而不是空間域中運行的工具，我們使用功率譜密度來觀察長度和寬度中有多少粗糙度，”他解釋道。“除了晶圓上發(fā)生的實際變化之外，我們可能會測量4.3納米的計量噪聲，但是通過消除計量噪聲的處理，我們可能只得到1.3納米的粗糙度。”然后，該工具向后對圖案進行建模，以查看晶圓上的實際圖像。模型前后均允許在單個分析中捕獲所有隨機缺陷。同時還為工程師提供了一種優(yōu)化SEM使用的方法，即使使用來自不同供應商的工具，也可以實現工具與工具的匹配。
Fractilia的工具還加快了SEM吞吐量。與電視圖像一樣，SEM使用光柵掃描來平均幀（4到32）以生成最終圖像，因此更高的圖像分辨率包含更多幀，但延長了測量時間。該工具允許在給定的測量精度下優(yōu)化幀速率以獲得更高的SEM吞吐量，工程師為給定的工藝層選擇精度。由于晶圓廠通常在生產車間有多個SEM（由KLA、應用材料公司、日立公司等制造），因此該軟件工具還改進了SEM到SEM的匹配，從而改善了過程控制。
Imec使用Fractilia工具進行的一項研究顯示，40nm觸點上的隨機缺陷與線寬粗糙度之間存在相關性。換句話說，LWR充當制造業(yè)中隨機缺陷的代理。Mack補充，粗糙度測量不僅在制造中至關重要，而且在正在評估新光刻膠的研發(fā)環(huán)境中也至關重要。“可能有20種材料可供選擇，公司正在運行大量的晶圓并測量CD，以查看哪種材料產生更好的聚焦深度，哪種材料提供更好的粗糙度。通常，粗糙度的差異可能是10%，但不同的材料可能具有影響粗糙度10%或20%的特性。是光刻膠之間的差異還是由于SEM造成的？這是一個主要問題。”他指出。“相反，我們可以消除SEM噪聲并比較材料。”
圖1：隨機指標包括與線邊/線寬粗糙度、CD不均勻性、疊加（對齊）誤差和特征缺陷相關的缺陷（圖源：Fractilia）
圖2：對于這些數據，MetroLER 軟件提供了最佳的SEM捕獲速率，可在大約10幀時平衡精度、準確度和吞吐量（圖源：Fractilia）
捕獲缺失通孔
對于良率工程師來說，在先進邏輯芯片上，通孔數量以數百萬甚至數十億計，準確捕獲缺失通孔和觸點是一項重大挑戰(zhàn)。近年來，光學檢測工具供應商大幅更新了其工具和軟件，以檢測越來越多、越來越小的缺陷，并使用更智能（支持AI）的軟件更快地表征它們。檢測工具“配方”（給定工藝層的設置）包括以下選項：
光學設置（焦點偏移、放大倍率等）;
指定護理區(qū)域（將檢查哪些死亡區(qū)域）;
圖像處理算法設置（自動缺陷分類或ADC的閾值和規(guī)則）。
KLA的Kurada表示，該公司寬帶等離子體（BBP）光學圖案晶圓檢測儀的另一個參數是可調波長波段（深紫外到紅外），進一步提高不同薄膜（光刻膠、金屬、低k電介質等）信噪比。
但是，工程師如何確定給定設備的護理區(qū)域呢？事實證明，通常使用兩種方法。第一種使用基于歷史記錄的已知缺陷或滋擾位置。第二種是從IC設計文件（例如GDSII）中識別位置，使用已知的薄弱點或具有危險特征的設計區(qū)域，例如密集的細線。然后，該軟件采用所有感興趣的模式，并自動生成護理區(qū)域。
例如，KLA和IBM研究院的工程師最近開發(fā)了一種基于重復陣列的分檔技術，該技術將缺失通孔缺陷檢測數據與晶圓位置相關聯。工程師們發(fā)現了以前缺失的通孔，這些通孔是用前一個工具無法捕獲的，他們將問題追蹤到晶圓上的特定區(qū)域，這表明反應離子刻蝕（RIE）步驟存在問題。
圖3：互連線之間缺少通孔是刻蝕后檢測的關鍵缺陷（圖源：KLA、IBM、IEEE ASMC）
在這項研究中，IBM和KLA工程師開發(fā)了一種可靠的過程控制方法，用于在線捕獲BEOL邏輯器件中缺失的通孔。工程師使用KLA的檢測方法在RIE的通孔鏈圖形上定義設計中的護理區(qū)域（每個通孔周圍），以提高對缺失通孔缺陷的捕獲靈敏度。使用寬帶等離子體（BBP）光學檢測工具檢查護理區(qū)域，然后在SEM檢查工具上表征缺陷，并按類型對缺陷進行分類（缺失通孔與滋擾缺陷）。測試結構基于最小的重復圖形，其中檢測靈敏度應最高。
圖4：通孔鏈圖案左側的單元級缺陷顯示為晶圓頂部的缺陷，而右側缺失的通孔可識別先前檢查遺漏的全新缺陷。識別的圖案成為刻蝕后在線監(jiān)測的基礎（圖源：KLA、IBM、ASMC）
結果顯示了一個單元級特征，其中通孔鏈左側缺失的通孔僅出現在晶圓頂部，而右側缺失的通孔與晶圓底部相關。該團隊懷疑缺失通孔缺陷是由先前的通孔刻蝕因圖案不對中而被堵塞引起的。以前的檢測方法無法檢測到晶圓底部的缺陷，這意味著該策略可用于選擇具有代表性的采樣率，以便對生產中缺失的通孔進行更有效的在線缺陷監(jiān)測。“BPP系統(tǒng)的檢查結果，包括裝箱信息，為工藝工程師提供了可操作的數據，以便他們能夠做出明智的決策。” Kurada稱。
缺陷審查替代方案
良率斜坡和良率偏移幾乎總是使用光學檢測系統(tǒng)和SEM審查進行控制。但在某些情況下，其他技術更符合要求。“20nm級的隨機缺陷越來越難以分類，而AFM對于何時需要形態(tài)數據特別有用，例如在CMP之后檢測凹陷和侵蝕數據，”Bruker運營總監(jiān)Igor Schmidt指出，雖然原子力顯微鏡（AFM）往往具有更低的吞吐量，每小時可以監(jiān)測340個站點，用于光刻、刻蝕或CMP工藝的過程控制。
原子力顯微鏡（AFM）審查工具可以從光學系統(tǒng)中獲取晶圓圖數據，從而找到缺陷位置（x、y、z和使用機器視覺的旋轉位置），并在30 x 30μm的區(qū)域進行掃描以對缺陷進行成像。缺陷圖像顯示尺寸、最大高度信息的3D信息和附著力等特征。“在這種情況下，如果我們有一個很大的形態(tài)和附著力的缺陷，它可以指示掉落在晶圓上的有機顆?；蚓酆衔?。另一方面，如果形態(tài)很大、附著力弱或沒有附著力，這更有可能是粒子，也可能是硅粒子或碎片。如果有孔并且沒有附著力，則可能是堆疊錯誤或結晶缺陷，或者如果沒有顆粒但有附著力，則可能是機器某處存在油污和問題。因此，這是一種對缺陷進行分類的強大技術，“他指出。
封裝、智能與良率
對于進行異構集成的IC公司來說，提升凸點良率的成本最大。與連接IC上銅線的密集通孔類似，金屬凸點互連的密度也越來越大。同時，芯片制造商逐漸將目光轉向更先進的封裝技術，例如利用各種3D封裝方案。
“現在有如此多的堆疊，這帶來了許多好處，但與此同時，凸點的數量正爆炸式增長。對于晶圓廠而言，其首要痛點是需要以經濟高效的方式提供100%的凸點檢查，”CyberOptics總裁兼首席執(zhí)行官Subodh Kulkarni表示。
Kulkarni指出，由于有數百萬個凸點和自動光學檢測吞吐量，每小時10至15個晶圓（300mm）的速率是不夠的。“甜蜜點出現在每小時交付25至30個晶圓，在價格低于100萬美元的工具具有1億個凸點的能力。因為這是其當前損失大量收益的地方。”
銅凸點的光學檢測包括測量共面性、檢測異常值（高于最高規(guī)格或低于最低規(guī)格）、凸點位置和尺寸，以及凸點上的缺陷。“例如，對于異常值，客戶希望我們保存該凸點圖像，但也要確定是否存在裂縫，或者我們看到一些污染或部分凸點已被切除。”所有這些信息都很重要。
圖5：MRS光學檢測圖像顯示了銅凸點和焊點上的形狀、尺寸和潛在缺陷（圖源：CyberOptics）
總結
先進5nm器件或先進封裝的良率提升，需要識別和消除光刻到封裝材料的關鍵缺陷。因此智能和快速的晶圓級檢測至關重要。
從22nm到5nm，隨機缺陷問題逐漸放大，并顯著影響著器件良率和可靠性。工程師通過使用新工具來識別和消除隨機缺陷，實現更準確的SEM審查、工具匹配和提高晶圓廠的SEM吞吐量。將設計感知軟件與光學和電子束審查工具相結合，進一步改善了對難以成像的良率殺手（如缺失通孔）的捕獲。高吞吐量、100%的銅凸點晶圓檢測是在先進封裝中獲得高良率的關鍵。
參考文獻
[1] K.C. Park和H. Simka，“超越5nm的高級互連挑戰(zhàn)和可能的解決方案”，IEEE國際互連技術會議（IITC），2021年。
[2] B.S. Kasprowicz，et.al，EUVL研討會，2017年。
[3] D. De Simone，“IMEC的EUV材料狀態(tài)”，Imec PTW，2019年4月。
[4] G. Jensen，et.al，“使用新穎的高精度陣列分割檢測技術實現缺陷捕獲增強缺失”，IEEE Advanced Semiconductor Manufacturing Conference （ASMC），2021 年。
