一旦開始學(xué)習(xí)CPLD和FPGA,了解其基本結(jié)構(gòu)是至關(guān)重要的。
以下是針對此問題的簡短科普文章,可為您提供參考:
1.cpld的基本結(jié)構(gòu)
CPLD是可編程邏輯器件,由以下幾個部分組成:
- 輸入/輸出引腳(I/O):用于輸入外部信號或?qū)PGA輸出供外部設(shè)備使用。
- 查找表(LUT):這是一個實(shí)現(xiàn)邏輯功能的小型存儲器。LUT執(zhí)行輸入信號與存儲的真值表之間的匹配操作。
- 寄存器(D頁、T頁):這些用于存儲狀態(tài)信息,控制器也會頻繁地讀寫它們以進(jìn)行計算。
- 全局資源:該部分包括全局時鐘和復(fù)位信號(如果有的話),并控制整個CPLD的工作。
- 內(nèi)部總線(中央反查表(CBT)和事件計數(shù)器):這是一個機(jī)制,用于支持復(fù)雜的連線和計數(shù)操作。
2.fpga的基本結(jié)構(gòu)
FPGA也是可編程邏輯器件,其基本結(jié)構(gòu)包括以下幾個部分:
- 輸入/輸出引腳(I/O):用于輸入外部信號或?qū)PGA輸出供外部設(shè)備使用。
- 查找表(LUT):這是一個實(shí)現(xiàn)邏輯功能的小型存儲器。LUT執(zhí)行輸入信號與存儲的真值表之間的匹配操作。
- 寄存器(觸發(fā)器):這些用于存儲狀態(tài)信息,控制器也會頻繁地讀寫它們以進(jìn)行計算。
- 內(nèi)部總線(互聯(lián)網(wǎng)絡(luò)):該部分由許多可編程的開關(guān)和連接管道組成,用于自定義FPGA的邏輯架構(gòu)。
- 時鐘管理器(DLL、全局緩沖器和PLL):該部分用于管理時鐘信號以及同步數(shù)據(jù)傳輸。
閱讀全文