国产一区二区三区中文在线精品,4399韩国日本电影,国产做无码视频在线观看

關(guān)于手機的 CPU 頻率描述如下：“大四核 2.6GHz，小四核 2.1GHz”。

大四核？小四核？這款 CPU 到底是幾個核？

答案：4+4=8，八核！

雖然在核的數(shù)量是 4+4，但是大核和小核的分工是不一樣的，詳情如下：

主處理器 2.6G 四核，用于運行型程序；
協(xié)處理器 2.1G 四核，處理些普通應(yīng)用程序，比較省電。

這就是所謂的八核手機。

為什么要這樣設(shè)計呢？

原因很簡單：CPU 沒有頻率自動調(diào)節(jié)功能，只能采用高性能 4 核+低性能 4 核的組合來延長續(xù)航時間，負(fù)載高的時候用高性能 4 核“跑”，負(fù)載低的時候低性能 4 核“跑”了。

Smart！給這樣的設(shè)計點個贊吧！

1. 大小核處理器的問世
三星電子于 2013 年 1 月 9 日（周三）在 CES 展會上發(fā)布了用于智能手機和平板電腦的 Exynos 5 Octa 處理器。該處理器芯片實際上是在一個芯片封裝中包含兩個四核芯片，這種 8 核處理器使用一種新的架構(gòu)，能夠在不減少電池使用壽命的情況下提供更多的性能。四個高性能內(nèi)核用于游戲和視頻重放等繁重的任務(wù)。四個功能不太強大的內(nèi)核用于文本和電子郵件等節(jié)能的普通的任務(wù)。

三星 Exynos 5 Octa 發(fā)布（圖片來自 christianpost）

Exynos 5 Octa 內(nèi)部的 A15 和 A7 架構(gòu)處理核心都采用自家的 28nm HKMG 工藝打造，A7 核心主頻介于 200MHz 至 1.20GHz 之間，A15 核心則是 200MHz 至 1.8GHz，兩顆 CPU 都有獨立的電源門控制。

隨著 Samsung S4 的問世，全球首款雙四核移動處理器（并不能算是真正意義上的八核，因為八個 CPU 并不是同時工作，而是分為兩個四核分別運作）正式登場，基于 ARM 的 ARM big.LITTLE/Cortex A15 架構(gòu)（也就是所謂的大小核架構(gòu)），號稱是一種低功耗，高性能的移動處理器架構(gòu)。它的大小分別為主頻在 1.8GHz 的 A15 處理器，負(fù)責(zé)處理整段的高負(fù)荷任務(wù)；A7 主頻為 1.2GHz 的處理器負(fù)責(zé)碎片化的輕量級任務(wù)。

“這款雙四核處理器的具備低功耗和高性能的特色，其 3D 性能將達到市面所有產(chǎn)品的兩倍之多。”——來自三星的宣言。

S4 是成功驗證了 CPU“大小核”的設(shè)計的先進性，那么這個設(shè)計的靈感來自于哪里呢？

2. 異步多核的思想
很多讀者對移動 CPU 的異步多核的概念不是很理解，它作為高通驍龍系列的一大特色，它和同步多核處理器之間又有什么區(qū)別？各有什么優(yōu)勢呢？異步多核處理器又是怎么達到節(jié)能目的？與三星 Exynos 5440 這一類“大小核”的處理器又會有什么差別呢？

異步多核，或者叫 aSMP（asynchronous SMP），是由高通提出的，并應(yīng)用在自家的 Snapdragon S3/S4 處理器中。之前也有過不少爭論，比如：

觀點一：異步多核核心之間不能通訊，稱之為“膠水雙核”；
觀點二：異步多核同時只能有一個核心接受指令，效率很低。

究竟孰是孰非？

這些實際上都是不對的，Sure！

首先來回答：什么是異步多核？

異步多核，其重點在于頻率異步，可以將它稱為異步頻率架構(gòu)（Asynchronous Clock Architecture）。在這樣設(shè)計的多核處理器中，每個核心都可以工作在不同的電壓和頻率下。這樣，可以將計算繁重的任務(wù)交給一個工作在高頻的核心，而壓力較小的任務(wù)則可以讓一個工作在低頻的，較慢的核心去負(fù)擔(dān)。而在同步多核中，所有的核心都只能工作在相同的電壓和頻率下。

還是不理解？那么請看下面的實例：
如下圖所示，當(dāng)有兩個任務(wù)，一個計算負(fù)荷較重，而另一個計算負(fù)荷較輕時（圖中紫色部分表示任務(wù)的計算負(fù)荷），異步多核可以讓負(fù)荷較重的核心 CPU0 工作在較高的頻率（圖中藍色部分代表頻率），而負(fù)荷較輕的核心 CPU1 工作在較低的頻率和電壓下，由此來減小功耗。

而同步多核的 CPU1 雖然負(fù)荷較輕，但由于架構(gòu)限制，只能和 CPU0 保持同樣的高頻率和高電壓，由此浪費了更多的能量，而在高通實際的設(shè)計中，不僅多個核心可以工作在不同的電壓和頻率下，它們共享的 L2 緩存也可以根據(jù)實際的負(fù)荷，工作在一個單獨的電壓和頻率下，從而最大限度的節(jié)能。

相同任務(wù)下的同步多核與異步多核的功耗比較

異步多核架構(gòu)看上去確實很美好，但實際上并不是完美的。在一些情況下，異步頻率架構(gòu)會發(fā)生性能的損失：

一種情況是，當(dāng)一個 CPU 的 L1 緩存沒有命中，需要去 L2 緩存取數(shù)據(jù)時，由于異步多核架構(gòu)的各個核心和 L2 緩存工作在不同的頻率下，需要更多的時間去完成數(shù)據(jù)的傳輸，如圖中 A 的箭頭所示。例如高通 S4，其 Krait CPU 核心可以工作在最高 1.5GHz 下，而 L2 緩存的最高頻率為 1.3GHz，如果 L2 緩存處于頻率更低的節(jié)能狀態(tài)，此時核心就需要等待 L2 緩存完成傳輸

另一種情況下會損失更多的性能。當(dāng)其中一個核心，例如 CPU0 的 L1 緩存沒有命中，需要的數(shù)據(jù)在 CPU1 的 L1 緩存時，則數(shù)據(jù)需要從 CPU1 的 L1 緩存?zhèn)鬏數(shù)?CPU0 的 L1 緩存，如圖中 B 箭頭所示。如果此時恰好 CPU1 的負(fù)擔(dān)比較輕，處在較低的工作頻率下，則需要很長的時間才能完成數(shù)據(jù)傳輸，而工作在高頻的 CPU0 則被浪費在了等待中。

那么，如何才能做到既能根據(jù)計算任務(wù)的輕重，動態(tài)的調(diào)節(jié)核心的能力，最大限度的節(jié)能；又避免異步多核架構(gòu)在一些情況下性能損失的問題呢？

ARM 提出了大小核（big.LITTLE）的架構(gòu)。
?

與非網(wǎng)原創(chuàng)內(nèi)容，謝絕轉(zhuǎn)載！

系列匯總：

之一：第一款處理器之謎

之二：處理器的春秋戰(zhàn)國時代：8 位處理器的恩怨與紛爭（上）

之三：處理器的春秋戰(zhàn)國時代：8 位處理器的恩怨與紛爭（下）

之四：處理器的三國時代：蘋果攪動 MCU 江湖

之五：處理器的三國時代：DR 公司盛氣凌人，IBM 轉(zhuǎn)身成就微軟

之六：32 位處理器的攻“芯”計：英特爾如何稱霸 PC 江湖？

之七：AMD 稱霸 PC 處理器市場的“曇花一現(xiàn)”

之八：CPU 兩大陣營對擂，X86 構(gòu)架讓英特爾如日中天