851
可靠的電壓監(jiān)控器IC，一直是工業(yè)界的行業(yè)需求。因?yàn)樗梢蕴岣呦到y(tǒng)可靠性，并在電壓瞬變和電源故障時(shí)提升系統(tǒng)性能。當(dāng)前，半導(dǎo)體制造商都在不斷提高電壓監(jiān)控器IC的性能，以尋求突破。
監(jiān)控器IC需要一個(gè)稱為上電復(fù)位（VPOR）的最低電壓來生成明確或可靠的復(fù)位信號(hào)，而在此最低電源電壓到來之前，復(fù)位信號(hào)的狀態(tài)是不確定的。一般來說，將其稱之為復(fù)位毛刺。
復(fù)位引腳主要有兩種不同的拓?fù)浣Y(jié)構(gòu)，即開漏和推挽（圖1）。兩種拓?fù)浣Y(jié)構(gòu)都使用NMOS作為下拉MOSFET。
圖1、顯示了復(fù)位拓?fù)涞拈_漏配置和推挽配置
上電期間，如果電源電壓低于VPOR，就沒有足夠的電壓能驅(qū)動(dòng)內(nèi)部MOSFET工作，因此MOSFET關(guān)閉。此時(shí)，監(jiān)控器無法對(duì)復(fù)位電壓進(jìn)行控制。復(fù)位電壓將與上拉電壓（VPULLUP）成比例上升。而一旦電源電壓高于VPOR，內(nèi)部MOSFET將驅(qū)動(dòng)RESET引腳進(jìn)入有效狀態(tài)。
圖2、顯示了復(fù)位電壓如何與上拉電壓（VPULLUP）成比例上升，從而導(dǎo)致通常所說的復(fù)位毛刺。
電壓監(jiān)控器可用于監(jiān)控FPGA、ASIC或DSP的低電源軌，其電壓可低至1V。在低供電電壓處理器中，I/O的邏輯電平非常敏感，其VIH可低至0.5V，如圖3所示。
上電期間，F(xiàn)PGA、ASIC或DSP需要處于RESET狀態(tài)，直到所有電源軌穩(wěn)定。當(dāng)VDD低于VPOR時(shí)，RESET引腳可能會(huì)出現(xiàn)毛刺，該毛刺可能會(huì)觸發(fā)FPGA的未知狀態(tài)。一旦VDD高于VPOR，內(nèi)部MOSFET就會(huì)開啟并將RESET連接到GND，并使RESET引腳輸出正確的邏輯低電平。
圖3、顯示了監(jiān)控器與低供電電壓ASIC/FPGA/DSP的接口
圖4、顯示了帶毛刺復(fù)位信號(hào)的上電時(shí)序。
隨著電子行業(yè)向低壓半導(dǎo)體發(fā)展，模擬芯片制造商也在傳統(tǒng)監(jiān)控器的基礎(chǔ)上努力實(shí)現(xiàn)無毛刺監(jiān)控器。制造商可以通過改進(jìn)工藝來降低VPOR，但實(shí)現(xiàn)真正的無毛刺監(jiān)控器需要一個(gè)全新的架構(gòu)。
目前，系統(tǒng)工程師使用帶有傳統(tǒng)監(jiān)控器的外部電路來模擬圖5所示的無毛刺監(jiān)控功能。添加一個(gè)配置為源極跟隨器的標(biāo)準(zhǔn)JFET可以實(shí)現(xiàn)這一功能，源極的電壓將取決于柵極電壓VG與JFET閾值電壓的差。JFET閾值電壓會(huì)在VG和VOUT之間產(chǎn)生大約1V的壓降，從而避免監(jiān)控器的輸出電壓在內(nèi)部MOSFET關(guān)斷時(shí)升高，直到監(jiān)控器的內(nèi)部MOSFET開始正常工作。
圖5、顯示了一個(gè)帶有外部P-JFEF的傳統(tǒng)監(jiān)控器，可實(shí)現(xiàn)無毛刺工作。
真正的無毛刺監(jiān)控器可以通過復(fù)位吸入電流，即使當(dāng)VCC為零時(shí)也會(huì)將復(fù)位引腳強(qiáng)制拉到接地電位。圖6顯示了一種真正無毛刺監(jiān)控器的示例電路。ADI的MAX16161/MAX16162無需任何外部組件即可實(shí)現(xiàn)無毛刺工作，小巧且經(jīng)濟(jì)。
圖6、MAX16162的應(yīng)用示意圖和相應(yīng)的時(shí)序圖
總結(jié)：
真正的無毛刺監(jiān)控器IC不再只是一個(gè)概念。設(shè)計(jì)人員現(xiàn)在已擁有了一款可在零電源電壓下產(chǎn)生可靠復(fù)位信號(hào)的監(jiān)控器IC，使系統(tǒng)工程師能夠使用該IC來監(jiān)控低供電壓（低于1V）的電子器件。而且MAX16161/MAX16162為微型nanoPower IC，靜態(tài)電流僅為825nA，有助于延長系統(tǒng)電池壽命。
