一個(gè)可解決和優(yōu)化信號(hào)完整性難題的設(shè)計(jì)演示

描述

該 TI 設(shè)計(jì)演示了如何解決和優(yōu)化信號(hào)完整性難題，通常在嘈雜環(huán)境中的同一 PCB 上或通過 PCB 向另一塊板遠(yuǎn)距離發(fā)送 SPI 信號(hào)（通過 LVDS 接口傳輸 SPI 信號(hào)）時(shí)會(huì)遇到這些難題。此概念具有高抗噪性能、更低的 EMI 輻射和更寬的共模輸入范圍。

特性

使用 LVDS 接口提高 SPI 總線的抗噪性能并增大其距離

使用 LVDS 上的 SPI 可實(shí)現(xiàn)至少 3 米的通信距離，而使用標(biāo)準(zhǔn) SPI 只能實(shí)現(xiàn) 0.5 米的通信距離

采用相關(guān)技術(shù)，通過將 SCLK 路由回 SPI 主站，降低傳播延遲并提高 SPI 通信速度或擴(kuò)大其距離

功耗僅為其他差動(dòng)信號(hào) (RS-422/RS-485) 解決方案的十分之一

–4V 至 +5V 共模輸入電壓范圍可提供很高的地彈抗擾性能