306
RISC-V 是近些年半導體行業(yè)繞不過的話題，既然這個架構如此之重要，甚至被視為繼 X86 架構和 ARM 架構之后第三個主流架構，那么何不借著與非網(wǎng)的力量召集一群有經(jīng)驗、有話語權的資深人士來從技術、市場、生態(tài)等角度，共同探討一下 RISC-V 的過去、現(xiàn)狀與未來呢？
于是《RISC-V 陣營“大閱兵”》專題欄目應運而生，并邀請到了來自 Silicon Labs 的首席技術官 Alessandro Piovaccari 來做客我們的“文字直播間”，受訪人簡介見文末彩蛋。
?
圖 | Silicon Labs 的首席技術官 Alessandro Piovaccari
與非網(wǎng)：RISC-V 基金會董事長 Krste Asanovic 在今年 2 月 18 日發(fā)表博客，聲稱“RISC-V 處理器開源”是不存在的，那么您認為公眾對于 RISC-V 的普遍認知有必要因此刷新么？
Silicon Labs：RISC-V 是一種指令集架構（ISA），不關注 RISC-V 處理器微架構的具體設計。當前，有幾種實現(xiàn)方法，商業(yè)化的設計，如 Si-Five 和 Andes；完全開源的，如 OpenHW 組織（OpenHW Group）和 LowRISC。
與非網(wǎng)：為何選擇 RISC-V，對于商業(yè)化 RISC-V 處理器供應商而言，其商業(yè)模式是否和 ARM 類似？
Silicon Labs：沒錯。RISC-V 處理器的商業(yè)實現(xiàn)確實與 Arm 模式有些相似。Silicon Labs 和 Arm 是長期合作伙伴，我們在自己的所有 32 位產品中都使用了 Arm 的 M 系列內核作為主處理器。就目前來看，他們的處理器質量和軟件與工具生態(tài)系統(tǒng)都是無與倫比的。即使是通過合作，任何商業(yè) RISC-V 供應商也需要一段時間才能達到同樣的生態(tài)系統(tǒng)成熟度。就 RISC-V 而言，我們目前的應用主要集中在針對特定應用的硬件系統(tǒng)中的底層內核上，例如硬件控制器、軟件定義的無線電助手和機器學習推理管理器，它們通常需要高度定制化，以滿足功耗和實時處理方面異常嚴苛的要求。此過程要求可以訪問和完全控制處理器的開源硬件。傳統(tǒng)上，我們一直使用自主開發(fā)的 8051 架構實現(xiàn)方法，但是 8 位處理器沒有足夠的計算能力來滿足現(xiàn)代嵌入式物聯(lián)網(wǎng)系統(tǒng)的需求。
與非網(wǎng)：目前 RISC-V 開源指令集架構有哪些經(jīng)典案例？
Silicon Labs：在盧卡·貝尼尼教授指導下，瑞士蘇黎世聯(lián)邦理工學院和意大利博洛尼亞大學聯(lián)合設計了 RISC-V 內核。這些內核已作為開源技術通過 Pulp 項目組織對外提供，該組織已將其中一些內核用于微控制器和處理器實現(xiàn)，例如 Pulpino。設計團隊創(chuàng)建了三種內核，最初它們都由 Pulp 項目組織負責維護，但是現(xiàn)在已經(jīng)交給了其他組織。最小的 2 級流水線 32 位內核現(xiàn)在由 LowRISC 以“Ibex”的名稱發(fā)布并維護，而 6 級流水線 32 位內核和 64 位內核現(xiàn)在則由 OpenHW 組織以“CORE-V”的名稱發(fā)布并維護。Silicon Labs 正在使用 CORE-V 微架構，主要關注的是 32 位內核。
與非網(wǎng)：對于復雜電路的應用，采用 RISC-V 架構來研發(fā)可能需要增加指令集，建立一些快捷路徑，這對晶圓面積的影響有多大？
Silicon Labs：計算能力是有成本的。在當前復雜的 SoC 中——包括 Silicon Labs 創(chuàng)建的用于物聯(lián)網(wǎng)應用的無線微控制器在內——內核會對最終裸片的尺寸造成一定的影響。在計算方面，除了片上存儲器，占用裸片面積最多的就是使用矩陣進行復雜數(shù)學運算所需的電路，其中可能包括快速傅立葉變換（FFT）引擎，用于邊緣機器學習的神經(jīng)網(wǎng)絡（NN）內核，或用于定位的內核。根據(jù)應用場景的不同，這些技術可以作為處理器內核的擴展來實現(xiàn)，也可以作為單獨的協(xié)處理器實現(xiàn)。在任何情況下，如果需要這種計算能力，就需要額外的裸片面積。
與非網(wǎng)：請問貴公司正在使用的 EDA 工具有哪些？晶圓代工廠是哪家？
Silicon Labs：Silicon Labs 的兩家領先 EDA 供應商是 Cadence 和 Mentor（現(xiàn)在是西門子的一部分）。我們的兩家主要芯片代工供應商是臺積電（TSMC）和中芯國際（SMIC）。
與非網(wǎng)：很多軟件工程師表示，RISC-V 軟件生態(tài)還不夠成熟，兼容性成最大問題，導致開發(fā)難度大，對這一觀點的看法如何？
Silicon Labs：重申一次，Arm 的軟件和工具生態(tài)系統(tǒng)的質量和廣泛性是無與倫比的，RISC-V 生態(tài)系統(tǒng)要達到同樣的成熟度還需要一段時間。這種成熟度對于這些處理器的通用用途非常重要。相反，我們打算在針對特定應用的實現(xiàn)中使用 RISC-V 內核，在這類實現(xiàn)中，內核上運行的軟件可以在芯片設計階段確定。這是一種不同類型的開發(fā)過程，更多是硬件和軟件協(xié)同設計，其中內核和針對特定應用的軟件一起進行驗證。
與非網(wǎng)：目前大部分公司會采用多種架構來研發(fā)不同的產品，就連芯片巨頭高通也不例外，在用 ARM 公版設計一些低端芯片，請問貴公司是否也是這樣的混合研發(fā)模式？?
Silicon Labs：在可預見的未來，Silicon Labs 將繼續(xù)在自己的所有無線物聯(lián)網(wǎng) SoC 中使用 Arm 內核作為主要的和面向客戶的內核。這些 SoC 產品中的許多產品將擁有多個內核，其中一些內核僅用于內部的特定用途，以提供靈活性、更好的性能和諸如無線電管理和機器學習推理引擎等底層功能的可升級性。為了增加靈活性和可配置性，我們計劃將 RISC-V 開源內核用于一些內部內核。我們的物聯(lián)網(wǎng)產品傳統(tǒng)上是基于 90 納米和 55 納米的 CMOS 工藝制造的，我們現(xiàn)在的 SoC 產品則是基于 40 納米工藝。因此，我們的物聯(lián)網(wǎng)市場仍處于摩爾定律的階段。代工廠已經(jīng)開始為物聯(lián)網(wǎng) SoC 提供 22 納米工藝，并且已經(jīng)在考慮采用更先進的工藝。因此，即使在小型 SoC（例如用于 IoT 應用的 SoC）中集成更多內核，也可以用非常低的成本實現(xiàn)。
與非網(wǎng)：可定制是 RISC-V 對于 ARM、X86 來說最大的競爭力，對這一觀點，您的看法如何？
Silicon Labs：沒錯。定制化是開源 RISC-V 內核的主要優(yōu)勢，擁有開源硬件是定制化成功的關鍵，要付出的主要代價是軟件需要與硬件一起進行驗證，但是，這對于處理器的特定用途而言不是問題。相反，對于通用處理器而言，這是一個問題，因為它們破壞了標準和生態(tài)系統(tǒng)，而標準和生態(tài)系統(tǒng)是通用軟件的基礎。因此，這兩類應用場景是完全不同的。
與非網(wǎng)：RISC-V 的可定制是優(yōu)點，但也會引入它的致命缺點，那就是 IP 碎片化，對此您怎么看？
Silicon Labs：是的，IP 重組是一個重要的問題，這就是為什么必須非常謹慎地使用定制化的原因。永遠不要為了一點點小利益就去使用定制化。我們的理念是要對比一個有定制單元（比如無線調制解調器或者推理引擎）的混合處理器和一個不宜變更的 100%全定制的完整的處理器。很多時候，一個混合處理器，盡管有 IP 重組的問題，但是依舊比實現(xiàn)完整的處理器或者實現(xiàn)標準處理器要容易。此外，定制版本的處理器單元應該在產品系列中重復利用，而不是逐個產品進行更改，從而可以在長期的軟件維護中保持效率。
與非網(wǎng)：RISC-V 已經(jīng)有 10 年歷史，卻在過去一年內突然爆發(fā)，背后的助推因素有哪些？
Silicon Labs：市場和生態(tài)系統(tǒng)需要演進。工程師和企業(yè)會很自然地去嘗試尋找一條發(fā)展技術的途徑。通過多年來參加 RISC-V 峰會，人們意識到業(yè)界對開啟新方向的興趣正日益增加。
與非網(wǎng)：您對 RISC-V 技術在未來 2-3 年內的市場前景有怎樣的預期？
Silicon Labs：RISC-V 的發(fā)展產生的很多種使用范圍很廣的內核正在推動 SoC 開發(fā)者在其產品中使用越來越多的內核。傳統(tǒng)上只有一個內核的器件現(xiàn)在可能會有五個或者更多內核。即使是固定功能的產品，現(xiàn)在也會有一個 RISC-V 微內核。這種“處處安放微內核”的理念正在擴大多內核處理器的市場。這也將使 Arm 受益，雖然 Arm 的市場份額可能會減少，但整個市場體量將大幅增長，因此 Arm 也會實現(xiàn)更高的增長。
鳴謝篇（感謝 Silicon Labs 的參與）
Alessandro Piovaccari 擔任 Silicon Labs 首席技術官，負責公司的產品和技術研發(fā)工作。Piovaccari 先生于 2003 年加入 Silicon Labs，負責設計公司的單芯片 FM 收音機產品，此類產品的總出貨量已超過 15 億片。他與同事共同設計了 Silicon Labs 的單芯片電視調諧器 IC，全球十大電視制造商中有九家使用了該芯片，市場份額超過 70%，總發(fā)貨量達 10 億片。在此之前，Piovaccari 先生曾在 Tanner Research 公司擔任研究科學家，他于 1997 年加入該公司，負責開發(fā) CMOS 神經(jīng)啟發(fā)圖像處理器。從 1998 年到 2003 年，他是 Cadence Design Systems 設計服務團隊中的一員，專注于 CMOS 射頻集成電路（RFIC）和高速 SerDes IP 的開發(fā)。Piovaccari 先生擁有 38 項專利，是 IEEE 的高級會員、AES 的正式會員和福布斯技術委員會的成員。Piovaccari 先生在意大利博洛尼亞大學獲得了電子工程和計算機科學學士學位和博士學位，并在約翰斯·霍普金斯大學獲得了電氣工程榮譽碩士后證書。他還擔任 Skillpoint Alliance 的董事會成員、德克薩斯大學奧斯汀分校自然科學學院 UTeach 自然科學咨詢委員會的成員和約翰斯·霍普金斯大學 G. W. Whiting 學院領導力教育中心的顧問，也是 IEEE CICC 會議指導委員會的成員。
更多對于 RISC-V 的原創(chuàng)文章，請點擊與非原創(chuàng)之《RISC-V 陣營大閱兵》
