隨著3D NAND技術的逐漸成熟,越來越多的閃存廠商開始向高層堆疊技術沖刺。2022年7月26日,美國存儲芯片巨頭美光發(fā)布公告稱,原定于今年年底開始量產(chǎn)的全球首款232層3D NAND芯片,已經(jīng)提前量產(chǎn),預示著3D NAND芯片進入200+層時代。SK海力士也緊隨其后,于8月3日宣布成功研發(fā)全球首款業(yè)界最高層數(shù)的238層NAND閃存,注意,這里SK海力士說的是成功研發(fā),而不是量產(chǎn),也就是說,量產(chǎn)級的200+層3D NAND芯片美光目前是只此一家。
目前,三星、鎧俠以及長江存儲等廠商也都在往200+層3D NAND閃存領域發(fā)力,競爭愈發(fā)激烈。
為什么各大廠商要追求高層堆疊技術呢?我們首先要了解一下NAND。
1、什么是NAND
NAND其實是閃存類型的一種。閃存(Flash Memory)是一種可清除的“只讀存儲器”,允許在其體內(nèi)對資料進行多次的刪除、加入或改寫。
1980年,桀岡富士雄在東芝公司發(fā)明了NOR型閃存(NOR Flash)。1986年又發(fā)明了NAND型閃存(NAND Flash)。與NOR Flash不同的是,NAND Flash利用量子隧穿效應進行電子寫入,而非傳統(tǒng)力學方式。NAND Flash存儲數(shù)據(jù)的基本單元是浮柵晶體管(或電荷陷阱存儲單元,在3D NAND中常見)。我們以浮柵晶體管舉例,它的基本結構為存儲電子的浮柵極、控制極、P極、源極和漏極。與Mos管類似,在源極和漏極兩頭接通電壓,若導通,則說明浮柵極中存在電子,定義為0,不導通則說明沒有電子或只有少量電子,定義為1。在控制極通正向或反向電壓,即可調(diào)整浮柵極中的電子數(shù)量,為寫操作。由于浮柵是電隔離的,所以即使在去除電壓之后,到達柵極的任何電子也會被捕獲,這使得存儲器具有非易失性。通過測量其閾值電壓并與固定電壓電平進行比較,就可以識別存儲在浮柵晶體管中的信息,這稱為閃存的讀操作。
此外,通過對浮柵極中電子數(shù)量的精細控制與探測,可以使浮柵極呈現(xiàn)多種狀態(tài),即晶體管可存儲多位數(shù)據(jù)。若存儲一位數(shù)據(jù),則一個浮柵晶體管具有0與1兩種狀態(tài),若存儲兩位數(shù)據(jù),則一個浮柵晶體管具有00、01、10、11四種狀態(tài),這也是SLC(一位)、MLC(兩位)、TLC(三位)和QLC(四位)的區(qū)別。
NAND Flash具有較快的抹寫時間,而且每個存儲單元的面積也較小,這讓NAND Flash相較于NOR Flash具有較高的存儲密度與較低的每位元成本。同時它的可抹除次數(shù)也高出NOR Flash十倍。因此,目前我們見到的幾乎所有消費級閃存都是NAND Flash。
2、為什么一定要追求高層堆疊
隨著2D NAND節(jié)點尺寸縮小到十幾納米,每個單元尺寸變的非常小,單元中電子的串擾問題使得尺寸繼續(xù)微縮變得愈加困難且不夠經(jīng)濟。為了追求更大規(guī)模的存儲方式,工程師們想到了在垂直方向堆疊互聯(lián)多層結構的方式提高容量,于是3D NAND誕生了。
除了技術限制外,制造成本也是推動閃存顆粒走向3D結構的關鍵。
在特定的技術規(guī)模下,加工晶圓的成本是固定的。由于較小的制造流程需要不同的設備,因此加工成本存在差異。但是,每個硅芯片的成本幾乎與其尺寸大小正相關。所以,最終可以安裝在晶圓上的設備越多,每個芯片的成本就越低。
壓低存儲價格的關鍵在于降低每一位數(shù)據(jù)的存儲成本。對于存儲設備,這意味著在特定大小的芯片上存儲更多位。在3D架構中,多層存儲單元都基于硅片中的三維結構構建。這樣可以為相同的表面積提供更多的存儲空間,大大增加存儲密度,且避開與較小的特征尺寸相關的問題。即使該過程使芯片成本增加一倍,將存儲密度提高10或100倍,也可以顯著降低每位成本。
追求更高層數(shù)的好處顯而易見,這意味著單位面積有更大的存儲空間,相應的,單位存儲容量所需的成本也會降低。不過,NAND由2D轉向多層3D,可不像堆疊起一張張打印紙這么簡單。
3、3D NAND高層堆疊困難重重
在3D NAND結構中,存儲單元以垂直堆疊的方式實現(xiàn)容量增長。在層層堆疊的過程中,沉積和蝕刻這兩項工藝將面臨巨大挑戰(zhàn)。
Lam Research電介質首席技術官Bart van Schravendijk曾表示,3D NAND堆疊到96層時,實際沉積層數(shù)已經(jīng)達到了192層以上,此時,氮化硅層的均勻性將成為影響器件性能的關鍵參數(shù)。
此外,在3D NAND結構中,必須通過蝕刻工藝從器件的頂層到底層蝕刻出微小的圓形孔道,將存儲單元垂直聯(lián)通起來。Lam Research表示,對于96層3D NAND晶圓來說,蝕刻的縱深比高達70:1,而且每塊晶圓中都要有一萬億個這樣細小的孔道,這些孔道必須互相平行規(guī)整。隨著堆疊層數(shù)的增加,蝕刻工藝的難度也會逐漸增大。因此,在高層數(shù)NAND制造中,高縱深比要求的蝕刻工藝正成為限制3D NAND工藝發(fā)展的天花板。
目前,各大廠商的堆疊層數(shù)紛紛超越200層,可以想象,此時的NAND顆粒中早已“溝壑密布,水網(wǎng)縱橫”。盡管目前似乎對層數(shù)沒有任何嚴格的物理限制,但要超出此范圍,可能需要結合使用不同的開發(fā)方法,以將3D模具彼此堆疊。
4、NAND技術如何發(fā)展,我國企業(yè)是否有一戰(zhàn)之力?
3D NAND架構的提出,為閃存技術進步提供了無限可能。這兩張閃存技術路線圖可以清晰看出各大廠商對于技術規(guī)劃時間節(jié)點的安排,其中包括三星、鎧俠(原東芝存儲)、美光、SK 海力士和長江存儲等廠商的3D NAND技術發(fā)展路線。
2020年閃存峰會發(fā)布圖片
2022年閃存市場網(wǎng)站統(tǒng)計數(shù)據(jù)
2007年,鎧俠(原東芝)率先提出3D NAND架構,不過,三星是最先邁入3D NAND時代的廠商,2013年8月初就宣布量產(chǎn)世界首款3D NAND,并于2015年推出32層的 3D NAND。緊接著,SK海力士也于2014年推出3D NAND產(chǎn)品,并在2015年推出了36層的3D NAND。
美光在這一領域選擇和英特爾進行合作。兩者在2006年合資成立了Intel-Micron Flash Technologies(IMFT)公司,并聯(lián)合開發(fā)NAND Flash和3D XPoint。不過后來兩者分道揚鑣,IMFT公司在2019年被美光收入麾下。英特爾則自立門戶,拉起了自己的存儲器開發(fā)團隊。
國內(nèi)廠商長江存儲也在2018年推出了自己的32層NAND。雖然長江存儲的起步較晚,但國內(nèi)良好的半導體企業(yè)成長環(huán)境與市場的大量需求助推長江存儲逐漸走向一線。今年8月3日,長江存儲宣布第四代 3D TLC 閃存X3-9070研發(fā)成功,已經(jīng)達到美國電子器件工程聯(lián)合委員會(JEDEC)定義的多項測試標準。據(jù)供應鏈消息稱,該閃存堆疊層數(shù)達 232 層,已經(jīng)是目前業(yè)界的領先水平,想想長江存儲2016年才成立,僅用短短6年追平了國際一線大廠,實屬不易,也從一個側面說明中國半導體業(yè)者打破技術壁壘和國際壟斷的決心之大。
2022年過半, 200+層NAND領域已有多位玩家,離廠商規(guī)劃的2023年沖擊200層時間節(jié)點提前了半年左右,而大家對更高堆疊層數(shù)的追求和競爭還在繼續(xù),未來或許會出現(xiàn)“一層決勝負”的“白刃戰(zhàn)”場景。
參考資料:
https://zh.m.wikipedia.org/zh-hans/%E9%97%AA%E5%AD%98 維基百科:閃存
https://diy.zol.com.cn/798/7985038.html 國貨崛起,長江存儲推出第四代 3D TLC 閃存,堆疊層數(shù)達 232 層
https://www.sohu.com/a/573837593_117925 全球首款!238層4D NAND閃存問世
https://www.sensorexpert.com.cn/article/85497.html 層數(shù)首次突破200層!美光全球首款232層3D NAND芯片來了
https://www.chinaflashmarket.com/News/2019-12/168970 3D NAND將會無限堆疊?沉積和蝕刻將是制約發(fā)展的兩大瓶頸