2126
先進封裝技術(shù)的進步，讓IC設(shè)計者得以將系統(tǒng)單晶片(SoC)裡整合的各種功能分拆成小晶片(Chiplet)，再藉由封裝技術(shù)將其整合成一顆元件。許多大廠都在近幾年大力擁抱這種異質(zhì)整合式的晶片設(shè)計概念，并在近幾年陸續(xù)將其運用在自家產(chǎn)品上，因而讓Chiplet成為半導(dǎo)體業(yè)內(nèi)的熱門關(guān)鍵字之一。
但異質(zhì)整合概念的風(fēng)行，也讓半導(dǎo)體產(chǎn)業(yè)必須有所調(diào)整。異質(zhì)整合在理論上打破了晶片開發(fā)者必須包辦所有設(shè)計整合工作的局面，一顆晶片裡可以包含來自不同供應(yīng)商的Chiplet，但事實上目前這種跨供應(yīng)商合作的案例仍非常罕見。
Chiplet成大勢所趨 壁壘依然存在
研究機構(gòu)TechSearch總裁Jan Vardaman指出，Chiplet不僅讓IC設(shè)計者可以更靈活地實現(xiàn)自己想要設(shè)計的晶片，同時也讓晶片製造的成本變得更便宜。因為不同功能電路可選用最具性價比的製程技術(shù)來生產(chǎn)，不必全部採用最先進製程。
由于Chiplet可以帶來更高的靈活性與更好的成本結(jié)構(gòu)，近幾年市場上出現(xiàn)許多採用Chiplet架構(gòu)的元件。但目前市場上的Chiplet產(chǎn)品，是各家大廠自行發(fā)展出來的成果，故目前半導(dǎo)體業(yè)內(nèi)存在多種不相通的Chiplet互連技術(shù)，導(dǎo)致Chiplet生態(tài)系呈現(xiàn)碎片化的局面。
事實上，為了實現(xiàn)基于Chiplet的晶片設(shè)計，許多領(lǐng)導(dǎo)大廠都已經(jīng)投入可觀資源來研發(fā)必要的底層技術(shù)。以Chiplet的互聯(lián)為例，超微(AMD)就已經(jīng)自行發(fā)展出名為Infinity Fabirc的獨家技術(shù)，臺積電也有自行研發(fā)的LIPINCON介面技術(shù)(圖1)。雖然這些大廠同時也都是UCIe標(biāo)準(zhǔn)的支持者與發(fā)起者，但這些業(yè)者會放棄辛苦累積的獨特技術(shù)，全面轉(zhuǎn)向開放標(biāo)準(zhǔn)嗎？Vardaman對此持相對保留的態(tài)度。
圖1 臺積電與Arm聯(lián)合展示藉由LIPINCON介面連接，採用Chiplet架構(gòu)的處理器SoC
除了大廠自行研發(fā)的獨特技術(shù)外，其實業(yè)界很早就看出，Chiplet互聯(lián)的標(biāo)準(zhǔn)化將是推動異質(zhì)整合向前邁進的關(guān)鍵，因此在UCIe問世之前，就已經(jīng)有Open Domain- Specific Architecture(OSDA)、Bunch of Wires(BoW)這些開放標(biāo)準(zhǔn)存在，只是這些開放標(biāo)準(zhǔn)不像UCIe，幾乎獲得所有大廠的一致支持。
因此，Vardaman認為，以打破藩籬為訴求的UCIe標(biāo)準(zhǔn)，是Chiplet生態(tài)系一個重要的發(fā)展里程碑，但不會是所有問題的解答。
產(chǎn)學(xué)強化交流方能協(xié)助Chiplet人才培育
除了大廠已經(jīng)投入研發(fā)的技術(shù)資產(chǎn)該如何繼續(xù)運用外，由大廠帶頭攻堅的異質(zhì)整合，相關(guān)技術(shù)經(jīng)驗該如何向外擴散到學(xué)術(shù)界，讓學(xué)界可以早日展開相關(guān)人才培育工作，也是攸關(guān)異質(zhì)整合未來發(fā)展的大事。
日月光院士既資深技術(shù)顧問William Chen(Bill)就指出，要進一步推動Chiplet生態(tài)系發(fā)展的關(guān)鍵，在于如何將產(chǎn)業(yè)的研究成果轉(zhuǎn)移到教育體系。目前與Chiplet有關(guān)的設(shè)計方法、技術(shù)，都掌握在廠商手中，學(xué)生在教育體系裡面沒有機會接觸，導(dǎo)致熟悉Chiplet設(shè)計的人才養(yǎng)成相當(dāng)困難。
人才對于半導(dǎo)體產(chǎn)業(yè)的發(fā)展，重要性自不待言。如果教育體系能培養(yǎng)出具有Chiplet基礎(chǔ)知識跟經(jīng)驗的學(xué)生，對于異質(zhì)整合的發(fā)展，會有相當(dāng)大的幫助。
應(yīng)對IC設(shè)計典范轉(zhuǎn)移 EDA工具做足準(zhǔn)備
益華電腦(Cadence)研發(fā)副總裁Don Chan表示，對IC設(shè)計而言，大約每十年會出現(xiàn)一次重要的典范轉(zhuǎn)移，EDA工具的發(fā)展重心也隨之改變。2020年到2030年，將是3DIC跟異質(zhì)整合大放異彩的十年，作為協(xié)助IC設(shè)計者完成工作的EDA工具，自然也要為3DIC的設(shè)計流程做好準(zhǔn)備。
藉由將SoC解構(gòu)成Chiplet，再透過先進封裝技術(shù)將其整合成一顆元件，IC設(shè)計者一直在追求的效能、功耗與面積(PPA)三大設(shè)計目標(biāo)，有了新的實現(xiàn)路徑。但這個趨勢也為IC設(shè)計者帶來新的挑戰(zhàn)，例如原本整合在SoC裡的功能應(yīng)該如何拆分、如何設(shè)計多顆Chiplet間的互連，以及晶片堆疊后最棘手的散熱問題等。這些新挑戰(zhàn)都需要對應(yīng)的設(shè)計流程、方法論與工具來支援。
Cadence資深副總裁暨數(shù)位與簽核事業(yè)群總經(jīng)理滕晉慶則指出，藉由Integrity 3DIC 的推出，目前該公司已經(jīng)有一套可以完整支援設(shè)計規(guī)畫、設(shè)計實作與分析、簽核的流程，能夠協(xié)助IC設(shè)計者完成3DIC的設(shè)計工作(圖2)。這是Cadence獨特的優(yōu)勢所在，因為其他EDA工具業(yè)者大多只能為某幾項特定流程提供工具，無法搭建出涵蓋全流程的工具平臺。
圖2 針對3DIC設(shè)計，Cadence已能提供涵蓋全流程的工具平臺
但滕晉慶也預(yù)期，客戶的需求不會一直停留在現(xiàn)狀，未來客戶一定會要求更多先進功能，例如更強大的設(shè)計分割(Design Partitioning)工具。此外，3DIC也改變了IC腳位配置(Pin Assignment)的規(guī)則，傳統(tǒng)的IC腳位配置都集中在晶片的四周，但在3DIC時代，除了晶片四周外，還會有大量垂直方向的互聯(lián)腳位。IC設(shè)計者肯定會需要更好的工具來因應(yīng)日益複雜的工作。
搶搭Chiplet風(fēng)潮 中國臺灣IC設(shè)計產(chǎn)業(yè)急起直追
雖然國際大廠導(dǎo)入Chiplet的進展速度居于領(lǐng)先地位，但這個中國臺灣的IC設(shè)計產(chǎn)業(yè)也已經(jīng)開始嘗試開發(fā)基于Chiplet的新產(chǎn)品。
聯(lián)發(fā)科製造營運副總經(jīng)理高學(xué)武就指出，對IC設(shè)計者而言，Chiplet最有趣，也最有價值的地方在于，這個概念讓IC設(shè)計變得像在調(diào)雞尾酒，只要調(diào)和不同的素材，就能實現(xiàn)出獨特的產(chǎn)品。
另一方面，市場對下一代產(chǎn)品的要求越來越高，一顆晶片上的電晶體預(yù)算卻受到光罩尺寸的限制，加上摩爾定律趨緩，使得聯(lián)發(fā)科很難光靠製程微縮來滿足客戶對下一代晶片的功能跟性能要求。因此，藉由設(shè)計分割，把客戶期望的功能分成多顆晶片來實現(xiàn)，再透過先進封裝技術(shù)整合成一顆元件，是最好的解法。
而在聯(lián)發(fā)科研發(fā)Chiplet的過程中也發(fā)現(xiàn)，設(shè)計分割確實可以帶來節(jié)省成本的效果。因為有部分功能可以用較成熟、性價比更高的製程來實作，而且個別晶片的面積也變小了，讓聯(lián)發(fā)科得到更漂亮的良率數(shù)字。
事實上，一顆SoC裡面，有很多功能區(qū)塊是無法從採用先進製程裡獲得好處的，例如類比區(qū)塊、SRAM、I/O，這些區(qū)塊用比較成熟的製程節(jié)點，例如N-1節(jié)點製造，不僅性能不會受到太大影響，成本效益也好。不過，對于追求極致性能的產(chǎn)品，SoC還是會有比較好的優(yōu)勢，畢竟Chiplet之間的通訊頻寬還是有瓶頸存在。所以，IC設(shè)計者必須在性能跟成本之間做出正確的權(quán)衡。
高學(xué)武透露，目前在聯(lián)發(fā)科的產(chǎn)品線裡面，針對高效能運算應(yīng)用所設(shè)計的晶片，已經(jīng)採用了Chiplet架構(gòu)，因為這類晶片的尺寸實在太過巨大，往往超過200平方公釐，更需要透過設(shè)計分割來讓成本最佳化；在智慧型手機處理器方面，未來聯(lián)發(fā)科應(yīng)該也會一部分產(chǎn)品由SoC轉(zhuǎn)向Chiplet，畢竟有些手機處理器SoC的尺寸也超過100平方公釐，再考量到先進製程的成熟度，其成本是相當(dāng)可觀的。
從高學(xué)武的分享，或許我們即將在2023年看到中國臺灣IC設(shè)計產(chǎn)業(yè)在Chiplet的導(dǎo)入速度上急起直追，不再讓國際大廠專美于前。
臺積電積極建構(gòu)3DIC生態(tài)系
晶圓代工龍頭臺積電，近年來在3DIC 領(lǐng)域也是動作不斷。在該公司的2022開放創(chuàng)新平臺生態(tài)系統(tǒng)論壇上，臺積電宣布將成立開放創(chuàng)新平臺(OIP)3DFabric聯(lián)盟。此3DFabric聯(lián)盟是臺積公司的第六個OIP 聯(lián)盟，也是半導(dǎo)體產(chǎn)業(yè)中第一個與合作伙伴攜手加速創(chuàng)新及完備3DIC生態(tài)系統(tǒng)的聯(lián)盟，提供最佳的全方位解決方案與服務(wù)以支援半導(dǎo)體設(shè)計、記憶體模組、基板技術(shù)、測試、製造及封裝。
臺積電科技院士/設(shè)計暨技術(shù)平臺副總經(jīng)理魯立忠博士表示，3D晶片堆疊及先進封裝技術(shù)為晶片級與系統(tǒng)級創(chuàng)新開啟了一個新時代，同時也需要廣泛的生態(tài)系統(tǒng)合作，以協(xié)助設(shè)計人員透過各種選擇及方法尋找出最佳途徑。在臺積電與生態(tài)系統(tǒng)合作伙伴共同引領(lǐng)之下，3DFabric聯(lián)盟為客戶提供了簡單且靈活的方式，為其設(shè)計釋放3DIC的力量。
從臺積電積極建構(gòu)涵蓋價值鏈各方成員的生態(tài)系統(tǒng)，不難看出臺積電想藉由提供完整方案，成為協(xié)助客戶快速實現(xiàn)3DIC設(shè)計的賦能者(Enabler)，進而在市場競爭中占據(jù)優(yōu)勢的意圖。而隨著臺積電登高一呼，眾多生態(tài)系成員紛紛加入的情況來看，我們肯定能在2023年看到更多晶片商推出基于Chiplet、3DIC這類概念所設(shè)計出的新產(chǎn)品。
