先進封裝，新變動？

人工智能（AI）浪潮轉(zhuǎn)動全球半導體行業(yè)新一輪周期的齒輪，AI加速芯片的關(guān)鍵技術(shù)先進封裝被推至新的風口。臺積電、日月光、Amkor、英特爾、三星等大廠紛紛踴躍下注、調(diào)整產(chǎn)能布局，大小企業(yè)收購，各國補貼獎勵到位...先進封裝市場門庭若市，而CoWoS產(chǎn)能仍“吃緊”的消息一釋出，再度吸引業(yè)界目光。

CoWoS產(chǎn)能“大缺”，F(xiàn)overos有望替補？

CoWoS封裝技術(shù)早已被視為尖端人工智能（AI）芯片生產(chǎn)的關(guān)鍵，隨著AI需求爆發(fā)，臺積電CoWoS產(chǎn)能緊缺。值得注意的是，近期，業(yè)界傳出，由于臺積電先進封裝CoWoS產(chǎn)能始終供不應(yīng)求，英偉達日前找上英特爾進行先進封裝。供應(yīng)鏈廠商指出，臺積電CoWoS-S與英特爾Foveros封裝技術(shù)相似，（后者）能快速提供封裝產(chǎn)能。

從芯片供應(yīng)商使用情況來看，英偉達的A100、A800、A30、H100、H800、GH200等AI芯片均依賴于臺積電的CoWoS-S封裝技術(shù)以及基于65nm硅中介層的工藝；同行AMD的MI300也導入了CoWoS技術(shù)；聯(lián)發(fā)科與臺積電合作，意在將CoWoS用于其ASIC芯片；博通公司ASIC也將采用CoWoS-L...越來越多的公司青睞于CoWoS，業(yè)界人士認為，臺積電的CoWoS產(chǎn)能，是導致當前AI芯片出貨量卡關(guān)的主要原因。

據(jù)TrendForce集邦咨詢調(diào)查，以英偉達的B100而言，其芯片尺寸將較H100翻倍，會消耗更多的CoWoS用量，預(yù)估2025年主要供應(yīng)商臺積電的CoWoS生產(chǎn)量規(guī)模至年底總產(chǎn)能可達550k-600k，成長率逼近8成。

英偉達計劃在2024年下半年推出B100及B200，供應(yīng)CSPs（云端服務(wù)業(yè)者）客戶，并另外規(guī)劃降規(guī)版B200A給其他企業(yè)型客戶，瞄準邊緣AI（人工智能）應(yīng)用。TrendForce集邦咨詢最新調(diào)查表示，受CoWoS-L封裝產(chǎn)能吃緊影響，NVIDIA會將B100及B200產(chǎn)能提供給需求較大的CSPs客戶，并規(guī)劃于2024年第三季后陸續(xù)供貨。在CoWoS-L良率和量產(chǎn)尚待整備的情況下，NVIDIA同步規(guī)劃降規(guī)版B200A給其他企業(yè)客戶，并轉(zhuǎn)為采用CoWoS-S封裝技術(shù)。

針對產(chǎn)能擴充，臺積電總裁魏哲家曾在第二季法說會表示，接下來CoWoS的需求幾乎是雙倍成長，公司正積極擴充產(chǎn)能當中，并希望到2025-2026年供需平衡。目前，臺積電的CoWoS產(chǎn)能全都在臺灣地區(qū)。另據(jù)路透社先前引用知情人士來源指出，臺積電考慮在日本建立先進封裝能力，其中一個選擇是將CoWoS封裝技術(shù)帶到日本。

去年12月，臺積電CoWoS月產(chǎn)能增加到1.4萬片至1.5萬片；預(yù)估到2024年第4季，臺積電CoWoS月產(chǎn)能將大幅擴充到3.3萬片至3.5萬片；2025年底，再提高至每月44000片。

臺積電CoWoS先進封裝廠在臺灣地區(qū)的據(jù)點主要分布在桃園龍?zhí)叮〝U充CoWoS）、新竹竹科、苗栗竹南、苗栗銅鑼、臺中中科、嘉義嘉科臺南南科（接收龍?zhí)禝nFO產(chǎn)能調(diào)配）。其中，臺積電在嘉義科學園區(qū)建設(shè)2座CoWoS先進封裝廠，第一座P1廠已于5月動工，但挖到疑似遺址，目前已先暫停P1廠施工，并同步啟動第二座CoWoS廠（P2廠）工程。

英特爾方面，今年1月，英特爾宣布3D Foveros先進封裝技術(shù)已在美國新墨西哥州Fab 9開始大規(guī)模生產(chǎn)。

從英特爾先進封裝布局情況來看，該公司除了在美國奧勒岡州有相關(guān)研發(fā)與產(chǎn)能之外，包括新墨西哥州及未來的馬來西亞檳城新廠，3個據(jù)點的3D先進封裝產(chǎn)能相加，將于2025年時增加四倍，不過未透露廠區(qū)的產(chǎn)能。

而英特爾在馬來西亞，未來將有六座工廠?，F(xiàn)有的4座分別為檳城和居林（Kulim）的兩座封測廠，以及在居林負責生產(chǎn)測試設(shè)備的系統(tǒng)整合和制造服務(wù)廠（SIMS）和自制設(shè)備廠（KMDSDP）；尚在興建中的，是分別位于檳城和居林的封測廠和組裝測試廠。其中，位于檳城的封測廠未來將生產(chǎn)最先進的3D IC封裝Foveros，預(yù)計會在2024或2025年啟用。

兩位主角：CoWoS VS Foveros

1、CoWoS特別之處何在？

CoWoS，英文全稱為Chip-on-Wafer-on-Substrate，是一種2.5D、3D的封裝技術(shù)，指將不同功能的模組做成小芯片(chiplet)，全部封在一塊芯片內(nèi)。因此在一塊芯片內(nèi)，包含邏輯芯片、存儲器、射頻芯片和微機電芯片，不過該技術(shù)只服務(wù)7nm以下制程。

CoWoS可以分為「CoW」和「WoS」來理解，「CoW」指“Chip-on-Wafer”，意味芯片堆疊；「WoS」指“Wafer-on-Substrate”，是將芯片堆疊在基板上。通俗來說，CoWoS是指，把芯片堆疊起來，封裝于基板上，以此來減少芯片需要的空間，提高芯片性能，同時減少功耗和成本，適用于高性能計算HPC、AI人工智能、數(shù)據(jù)中心、5G、物聯(lián)網(wǎng)、汽車電子等領(lǐng)域。

CoWoS處于半導體產(chǎn)業(yè)鏈的下游IC封裝與測試的階段中。目前市場使用的CoWoS技術(shù)分為三類，CoWoS-S、CoWoS-R、CoWoS-L。

CoWoS-S使用單芯片硅內(nèi)插件和硅通孔（TSV），以促進芯片和基板之間高速電信號的直接傳輸。這里需要注意的是，單片硅內(nèi)插層蘊藏著良率問題。目前，Amkor、英特爾等主力技術(shù)尚為CoWoS-S，主攻英偉達H系列芯片。

CoWoS-R系列，采用InFO技術(shù)，在RDL中介層作用于芯片之間的互連，尤其是在HBM（高帶寬內(nèi)存）和SoC異構(gòu)集成中。RDL中介層由聚合物和銅線組成，具有相對的機械靈活性。這種靈活性增強了C4接頭的完整性，并使新封裝可以擴大其尺寸，滿足更復雜的功能需求。

CoWoS-L則結(jié)合了CoWoS-S和InFO技術(shù)的優(yōu)點，使用中介層與LSI（本地硅互連）芯片，進行芯片間互連，并使用RDL層進行電源和信號傳輸，從而提供最靈活的集成。該產(chǎn)品從1.5X光罩中介層尺寸開始，包含1xSoC+4xHBM立方體，進一步將封裝擴展到更大的尺寸以集成更多芯片。

CoWoS-L技術(shù)緩解了CoWoS-S中因使用大型硅內(nèi)插件，而產(chǎn)生的良品率問題。業(yè)界稱，在某些實施方案中，該技術(shù)還可以使用絕緣體通孔（TIV） 來取代TSV，以最大限度地降低插入損耗。

由于芯片微縮的同時，芯片成本也在不斷增加，通過CoWoS技術(shù)的加持，將不同制程的芯片封裝在一起，可以達到加速運算、成本可控化的效果。也因此業(yè)界認為，CoWoS技術(shù)的出現(xiàn)延伸了摩爾定律的壽命。不過該技術(shù)仍然面臨芯片堆疊之后所產(chǎn)生的等熱、良率提升等問題。

此外，這里提到的InFO技術(shù)是指，在堆疊過程中，利用半導體制程技術(shù)，少使用了中間的導線載板，大大降低了封裝成本，尺寸上也可以做到更輕薄，有利于散熱和降低芯片功耗。

2、Foveros：業(yè)界首創(chuàng)3D IC

Foveros是一個希臘語單詞，意為“獨特的，特殊的”。該技術(shù)是英特爾發(fā)明的一種高性能三維集成電路（3D IC）面對面堆疊封裝技術(shù)，于2019年面世。

Foveros技術(shù)旨在將兩個或多個芯片組裝在一起，進行橫向和縱向之間的互連，進一步降低凸點間距。但實際上，F(xiàn)overos的邏輯芯片3D堆疊并不是一種芯片，而是邏輯晶圓3D堆疊技術(shù)，也就是把chiplet/die面對面疊起來。該技術(shù)通過巧妙的設(shè)計，可以通過將存儲堆疊在活動組件之上來顯著改善某些組件的延遲和帶寬。產(chǎn)品可以分成更小的小芯片 (chiplet) 或塊 (tile)，其中 I/O、SRAM和電源傳輸電路在基礎(chǔ)芯片中制造，高性能邏輯小芯片或塊堆疊在頂部。

Foveros在芯片內(nèi)實現(xiàn)極低功耗和高密度的芯片間連接，最小化了分區(qū)的開銷，能夠為每個區(qū)塊選擇理性的芯片工藝，并保障了成本和性能提升，簡化了SKU（庫存量單元）的創(chuàng)建，更容易定制且更快速地上市。不同的技術(shù)版本包含F(xiàn)overos Omni、Foveros Direct。

英特爾第一代Foveros是采用10nm工藝推出，功耗極低，為每比特0.15皮焦耳，帶寬是同類2.5D Si中介層的2-3倍，功率可從3W擴展到1千瓦，當時凸點間距為50微米。

Foveros Omni允許芯片分離，靈活性強，可以在混合芯片節(jié)點上將多個頂芯片塊和多個基塊混合在一起，為芯片到芯片互連和模塊化設(shè)計提供了性能3D堆棧技術(shù)。

Foveros Direct則是Foveros Omni的補充，是支持直接連接一個或多個小芯片至作用中底層芯片，以創(chuàng)造復雜系統(tǒng)模組。據(jù)英特爾指出，“直接”連接是透過將個別小芯片的銅線以熱壓縮方式與晶圓連接，或是直接讓整個晶圓彼此堆疊連接。此連接技術(shù)可以是“面對面”或是“面對背”，并納入來自不同晶圓代工的芯片或晶圓，提高產(chǎn)品架構(gòu)彈性。而連接頻寬由銅線間距(以及產(chǎn)生的密度) 決定。第一代Foveros Direct 3D會使用9um的間距連接銅線；第二代則會縮小到間距只有3um。該技術(shù)實現(xiàn)了10微米以下的碰撞間距，提高了3D堆棧的互連密度，為功能芯片分區(qū)開創(chuàng)了過去無法實現(xiàn)的新概念。

英特爾曾強調(diào)，隨著整個半導體產(chǎn)業(yè)進入在單個封裝中集成多個小芯片（Chiplets）的異構(gòu)時代，英特爾的3D Foveros 和2.5D EMIB等先進封裝技術(shù)將可以達成在單個封裝中整合一兆個電晶體，以便在2030年之后繼續(xù)持續(xù)推動摩爾定律的前進。

此外，值得一提的是，英特爾的EMIB 3.5D是在一個封裝中嵌入多晶?；ミB橋接和Foveros 技術(shù)，適合需要在一個封裝中組合多個3D堆棧的應(yīng)用。其Data Center GPU Max Series SoC，使用 EMIB 3.5D，打造出英特爾有史以來大批量生產(chǎn)的最復雜的異構(gòu)芯片，該芯片擁有超過1000億個晶體管、47個活動磁貼和5個工藝節(jié)點。

結(jié) 語

先進封裝市場已然成為兵家必爭之地。目前，日月光、安靠（Amkor）、長電科技、臺積電、三星、英特爾6家大廠占據(jù)了整個先進封裝市場近80％市場份額。而各家手中籌碼各色各樣，其中臺積電手上掌握的先進封裝技術(shù)除了上述的CoWoS-S、CoWoS-R、CoWoS-L，還包括InFO-OS、InFO-LSI、InFO-SOW、 InFO-SoIS、、SoIC、FOPLP等；英特爾包括EMIB、Foveros、Foveros Omni、Foveros Direct等；其他大廠，如三星擁有FOSiP、X-Cube、I-Cube、HBM、DDR/LPDDR DRAM、CIS等，長電科技已經(jīng)覆蓋SiP、WL-CSP、2.5D、3D等。

整體來講，后摩爾時代下，人工智能（AI）和高性能計算需求快速增長，先進封裝市場的景氣度顯著高于整體封裝行業(yè)，市場盛況空前，引得各路豪杰匯聚一堂，競爭日漸熱烈，先進封裝市場的繁榮也將推動全球半導體產(chǎn)業(yè)向上發(fā)展。