加入星計(jì)劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論
  • Xilinx PCIe高速接口入門實(shí)戰(zhàn)（三）
    Xilinx PCIe高速接口入門實(shí)戰(zhàn)（三）
    為保證FPGA設(shè)備可以連接并被系統(tǒng)識(shí)別，本節(jié)討論了PCIe基礎(chǔ)規(guī)范和PCIe板卡電氣規(guī)范的對(duì)FPGA配置時(shí)間具體要求。在PCIe的標(biāo)準(zhǔn)系統(tǒng)中，當(dāng)系統(tǒng)通電時(shí)，處理器上運(yùn)行的配置軟件開始掃描PCIe總線以發(fā)現(xiàn)機(jī)器拓?fù)?。掃描PCIe層次結(jié)構(gòu)以確定其拓?fù)浣Y(jié)構(gòu)的過(guò)程稱為枚舉過(guò)程，根復(fù)合體（RC）通過(guò)向設(shè)備發(fā)起配置事務(wù)來(lái)實(shí)現(xiàn)枚舉過(guò)程。?
  • 源碼系列：基于FPGA的串口UART設(shè)計(jì)（附源工程）
    源碼系列：基于FPGA的串口UART設(shè)計(jì)（附源工程）
    串口的出現(xiàn)是在1980年前后，數(shù)據(jù)傳輸率是115kbps～230kbps。串口出現(xiàn)的初期是為了實(shí)現(xiàn)連接計(jì)算機(jī)外設(shè)的目的，初期串口一般用來(lái)連接鼠標(biāo)和外置Modem以及老式攝像頭和寫字板等設(shè)備。串口也可以應(yīng)用于兩臺(tái)計(jì)算機(jī)（或設(shè)備）之間的互聯(lián)及數(shù)據(jù)傳輸。由于串口（COM）不支持熱插拔及傳輸速率較低，部分新主板和大部分便攜電腦已開始取消該接口。串口多用于工控和測(cè)量設(shè)備以及部分通信設(shè)備中。
    395
    17小時(shí)前
  • 可編程晶振的關(guān)鍵技術(shù)——鎖相環(huán)原理講解
    可編程晶振的關(guān)鍵技術(shù)——鎖相環(huán)原理講解
    揚(yáng)興科技的可編程晶振利用鎖相環(huán)技術(shù)，實(shí)現(xiàn)了核心參數(shù)的隨意編程定制。這意味著客戶可以根據(jù)具體需求，在1MHz~2100MHz的寬頻率范圍內(nèi)（精確至小數(shù)點(diǎn)后六位）選擇任意頻點(diǎn)進(jìn)行定制。
  • 源碼系列：基于FPGA的自動(dòng)售貨機(jī)設(shè)計(jì)（附源工程）
    源碼系列：基于FPGA的自動(dòng)售貨機(jī)設(shè)計(jì)（附源工程）
    今天給大俠帶來(lái)基于FPGA的自動(dòng)售貨機(jī)設(shè)計(jì)，附源碼。設(shè)計(jì)要求：一聽飲料需要2.5美元，規(guī)定只能投入一美元，0.5美元的硬幣。
  • 源碼系列：基于FPGA的計(jì)算器設(shè)計(jì)（附源工程）
    源碼系列：基于FPGA的計(jì)算器設(shè)計(jì)（附源工程）
    本次的設(shè)計(jì)主要通過(guò)矩陣鍵盤來(lái)實(shí)現(xiàn)按鍵的加減乘除運(yùn)算，通過(guò)按下有效鍵值來(lái)當(dāng)被加數(shù)或者被除數(shù)等等，按下10 -- 13等數(shù)字來(lái)表示對(duì)應(yīng)的運(yùn)算符。按鍵鍵值15表示等于號(hào)。
  • FPGA的設(shè)計(jì)優(yōu)化與DDR3的使用
    FPGA的設(shè)計(jì)優(yōu)化與DDR3的使用
    fpga學(xué)徒一枚，會(huì)持續(xù)分享FPGA學(xué)習(xí)周報(bào)，也歡迎各位小伙伴指正。1.面積優(yōu)化：就是在實(shí)現(xiàn)預(yù)定功能的情況下，使用更小的面積。通過(guò)優(yōu)化，可以使設(shè)計(jì)能夠運(yùn)行在資源較少的平臺(tái)上，節(jié)約成本，也可以為其他設(shè)計(jì)提供面積資源。
    469
    2024/12/26
  • I2C通信模塊的設(shè)計(jì)和“AT24C64 型號(hào)的EEPROM 芯片通信”實(shí)踐
    I2C通信模塊的設(shè)計(jì)和“AT24C64 型號(hào)的EEPROM 芯片通信”實(shí)踐
    I2C 是很常見的一種總線協(xié)議，使用兩條線在主控制器和從機(jī)之間進(jìn)行數(shù)據(jù)通信。一條是 SCL(串行時(shí)鐘線)，另外一條是 SDA(串行數(shù)據(jù)線)。這兩條線都需要接上拉電 阻。因?yàn)閮H有一根數(shù)據(jù)線，所以I2C通信是半雙工的。
  • 源碼系列：基于FPGA的音樂(lè)蜂鳴器設(shè)計(jì)（附源工程）
    源碼系列：基于FPGA的音樂(lè)蜂鳴器設(shè)計(jì)（附源工程）
    今天給大俠帶來(lái)基于FPGA的音樂(lè)蜂鳴器設(shè)計(jì)。本設(shè)計(jì)使用的是無(wú)源蜂鳴器，也可稱為聲響器，原理電路圖如下所示。它沒有內(nèi)部驅(qū)動(dòng)電路，無(wú)源蜂鳴器工作的理想信號(hào)為方波，如果給直流，蜂鳴器是不響應(yīng)的，因?yàn)榇怕泛愣?，鉬片不能震動(dòng)發(fā)音。
  • 源碼系列：基于FPGA的中值濾波器設(shè)計(jì)(附源碼)
    源碼系列：基于FPGA的中值濾波器設(shè)計(jì)(附源碼)
    今天給大俠帶來(lái)基于FPGA的中值濾波器設(shè)計(jì)。本設(shè)計(jì)采用3*3的滑動(dòng)窗口，先將3*3窗口中每一列數(shù)據(jù)進(jìn)行從大到小的排序，列排序后，再對(duì)窗口中每一行的數(shù)據(jù)從大到小進(jìn)行排序，之后再對(duì)窗口中對(duì)角線上的數(shù)據(jù)進(jìn)行排序，得到中間值，即為9個(gè)數(shù)的中值。其示意圖如下：
  • 鴻道Intewell操作系統(tǒng)的Windows實(shí)時(shí)拓展方案
    鴻道Intewell作為一個(gè)國(guó)產(chǎn)工業(yè)操作系統(tǒng)，鴻道Intewell-Win為工業(yè)自動(dòng)化、軌道交通、能源電力、汽車電子、儀器儀表等行業(yè)提供了一個(gè)高性能、高可靠性的實(shí)時(shí)操作系統(tǒng)解決方案，同時(shí)還保持了與Windows應(yīng)用生態(tài)的兼容性。
    436
    2024/12/25
  • 見證 2024｜九圖帶您回顧芯驛電子年度高光時(shí)刻
    見證 2024｜九圖帶您回顧芯驛電子年度高光時(shí)刻
    2024 年，是芯驛電子技術(shù)創(chuàng)新與行業(yè)合作齊頭并進(jìn)的一年。作為一家擁有?AUMO（專注車載智能）?和?ALINX（聚焦 FPGA 行業(yè)解決方案）?品牌的企業(yè)，我們始終以客戶為中心，致力于幫助客戶降低產(chǎn)品開發(fā)驗(yàn)證成本、加速產(chǎn)品上市周期。 AUMO 智能車載領(lǐng)域的創(chuàng)新與成長(zhǎng) 2024 年 3 月 18 日，AUMO 成功通過(guò)了 ISO 26262:2018 功能安全 ASIL D 流程認(rèn)證，標(biāo)志著芯驛
  • Cadence Palladium Z3 和 Protium X3 系統(tǒng)
    楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）在上半年推出了新一代 Cadence? Palladium? Z3 Emulation 和 Protium? X3 FPGA 原型驗(yàn)證系統(tǒng)，這是一個(gè)顛覆性的數(shù)字孿生平臺(tái)，基于業(yè)界卓越的 Palladium Z2 和 Protium X2 系統(tǒng)，旨在應(yīng)對(duì)日益復(fù)雜的系統(tǒng)和半導(dǎo)體設(shè)計(jì)，加速更先進(jìn)的 SoC 的開發(fā)進(jìn)度。Palladium 和
  • Lattice連發(fā)三款新品，鞏固其在中小型FPGA市場(chǎng)的地位
    Lattice連發(fā)三款新品，鞏固其在中小型FPGA市場(chǎng)的地位
    Lattice認(rèn)為，未來(lái)驅(qū)動(dòng)公司業(yè)績(jī)?cè)鲩L(zhǎng)的關(guān)鍵點(diǎn)有五大方向，分別為：網(wǎng)絡(luò)邊緣AI中的推理，數(shù)據(jù)中心AI中的平臺(tái)管理功能和網(wǎng)絡(luò)安全功能，傳感器到云端互聯(lián)的接口轉(zhuǎn)換和適配，后量子安全，以及機(jī)器人&仿真機(jī)器人中的AI功能和接口等。
    1192
    2024/12/23
  • 基于 FPGA Vivado 的數(shù)字鐘設(shè)計(jì)（附源工程）
    基于 FPGA Vivado 的數(shù)字鐘設(shè)計(jì)（附源工程）
    今天給大俠帶來(lái)基于 FPGA Vivado 的數(shù)字鐘設(shè)計(jì)，開發(fā)板實(shí)現(xiàn)使用的是Digilent basys 3。話不多說(shuō)，上貨。本篇掌握基于diagram的Vivado工程設(shè)計(jì)流程，學(xué)會(huì)使用IP集成器，添加 IP 目錄并調(diào)用其中的IP。本篇實(shí)現(xiàn)了一個(gè)簡(jiǎn)單的數(shù)字鐘，能實(shí)現(xiàn)計(jì)時(shí)的功能。由于數(shù)碼管只有4位，因此本數(shù)字鐘只能計(jì)分和秒。本系統(tǒng)的邏輯部分主要由74系列的IP構(gòu)成。
  • ALINX 發(fā)布 AXVU13P：AMD Virtex UltraScale+ FPGA 開發(fā)平臺(tái)
    ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開發(fā)平臺(tái) AXVU13P！ 這款搭載 AMD 16nm 工藝 XCVU13P 芯片的高性能開發(fā)驗(yàn)證平臺(tái)，憑借卓越的計(jì)算能力和靈活的擴(kuò)展性，專為應(yīng)對(duì)復(fù)雜應(yīng)用場(chǎng)景和高帶寬需求而設(shè)計(jì)，助力技術(shù)開發(fā)者加速產(chǎn)品創(chuàng)新與部署。 隨著 5G、人工智能和高性能計(jì)算等領(lǐng)域的迅猛發(fā)展，各行業(yè)對(duì)計(jì)算能力、靈活性和高速
    541
    2024/12/20
  • Xilinx Zynq系列FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)中相關(guān)資源評(píng)估
    Xilinx Zynq系列FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)中相關(guān)資源評(píng)估
    FPGA并沒有像軟件那樣用已有的cache，F(xiàn)PGA的HLS編譯器會(huì)在FPGA中創(chuàng)建一個(gè)快速的memory architecture以最好的適應(yīng)算法中的數(shù)據(jù)樣式（data layout）。因此FPGA可以有相互獨(dú)立的不同大小的內(nèi)部存儲(chǔ)空間，例如寄存器，移位寄存器，F(xiàn)IFOs和BRAMs。
  • FPGA“探花”萊迪思：2025下半年迎來(lái)“U形復(fù)蘇”？
    FPGA“探花”萊迪思：2025下半年迎來(lái)“U形復(fù)蘇”？
    營(yíng)收排名全球第三的FPGA企業(yè)萊迪思(Lattice Semiconductor)正在面臨增長(zhǎng)難題。當(dāng)前，全球半導(dǎo)體產(chǎn)業(yè)在經(jīng)歷全行業(yè)下行周期后普遍回暖，“逆勢(shì)而行”的萊迪思將如何破局？
  • 加強(qiáng)低功耗FPGA的領(lǐng)先地位
    加強(qiáng)低功耗FPGA的領(lǐng)先地位
    在快速發(fā)展的技術(shù)領(lǐng)域，從以云端為中心到以網(wǎng)絡(luò)邊緣為中心的創(chuàng)新轉(zhuǎn)變正在重塑數(shù)據(jù)的處理和利用方式。這種轉(zhuǎn)變的驅(qū)動(dòng)力來(lái)自于對(duì)網(wǎng)絡(luò)邊緣人工智能、傳感器與云端互連以及彈性安全日益增長(zhǎng)的需求。 FPGA憑借其無(wú)與倫比的靈活性和性能引領(lǐng)著這一變革。從數(shù)據(jù)中心到網(wǎng)絡(luò)邊緣設(shè)備，這些多功能器件正被集成到廣泛的應(yīng)用中，實(shí)現(xiàn)更高效、更強(qiáng)大的計(jì)算解決方案。FPGA提供的加速處理能力和適應(yīng)性，再加上人工智能（AI）技術(shù)的進(jìn)步
  • 32.768Khz在電路中的作用
    32.768Khz在電路中的作用
    32.768Khz頻率在電路設(shè)計(jì)中被廣泛采用，主要是因?yàn)槠涮厥獾臄?shù)學(xué)特性。這個(gè)頻率值經(jīng)過(guò)簡(jiǎn)單的分頻處理，可以方便地得到各種常用的時(shí)間基準(zhǔn)。例如，通過(guò)合適的電路對(duì)其進(jìn)行15次二分頻，可以精確地產(chǎn)生1Hz的信號(hào)，這對(duì)于以秒為單位的計(jì)時(shí)功能實(shí)現(xiàn)非常關(guān)鍵。
  • FPGA Signal tap 邏輯分析儀使用教程
    FPGA Signal tap 邏輯分析儀使用教程
    本系列將帶來(lái)FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細(xì)操作步驟，最直白的言語(yǔ)描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場(chǎng)小白及打算進(jìn)階提升的職業(yè)開發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會(huì)。

正在努力加載...