ALD

• ALD,ALE與傳統(tǒng)技術(shù)相比的優(yōu)勢(shì)？
  學(xué)員問(wèn)：ALD（原子層沉積），ALE（原子層刻蝕）與傳統(tǒng)的沉積，刻蝕技術(shù)相比，有什么優(yōu)勢(shì)？如上圖，先說(shuō)第一行，第一行是傳統(tǒng)鍍膜與ALD效果的對(duì)比，傳統(tǒng)薄膜沉積方法如 PECVD 或 PVD等，在高深寬比結(jié)構(gòu)中，由于氣體進(jìn)出受到了物理限制，側(cè)壁和底部區(qū)域的沉積速率不同。

  TOM聊芯片智造

  1023

  2024/12/20

  ALD ALD技術(shù)
• 先進(jìn)邏輯和3D存儲(chǔ)的希望，PECVD、晶圓鍵合龍頭——拓荊科技
  

  隨著集成電路制造不斷向更先進(jìn)工藝發(fā)展，單位面積集成的電路規(guī)模不斷擴(kuò)大， 芯片內(nèi)部立體結(jié)構(gòu)日趨復(fù)雜，所需要的薄膜層數(shù)越來(lái)越多，對(duì)絕緣介質(zhì)薄膜、導(dǎo)電金屬薄膜的材料種類和性能參數(shù)不斷提出新的要求。在 90nm CMOS 工藝，大約需要 40 道薄膜沉積工序。在 3nmFinFET 工藝產(chǎn)線，需要超過(guò) 100 道薄膜沉積工序，涉及的薄膜材料由 6 種增加到近 20 種，對(duì)于薄膜顆粒的要求也由微米級(jí)提高到納

  王兵

  4708

  2024/12/10

  與非研究院 CVD

正在努力加載...