打通系統(tǒng)到后端，芯華章發(fā)布首款自研數(shù)字全流程等價(jià)性驗(yàn)證工具

新品發(fā)布

GalaxEC

2023年9月18日，在首屆IDAS設(shè)計(jì)自動(dòng)化產(chǎn)業(yè)峰會(huì)Design Automation Summit)上，面向數(shù)千名到場(chǎng)的EDA產(chǎn)業(yè)上下游企業(yè)及相關(guān)專業(yè)人士，業(yè)內(nèi)領(lǐng)先的系統(tǒng)級(jí)驗(yàn)證EDA解決方案提供商芯華章，隆重發(fā)布(Intelligent首款自主研發(fā)的數(shù)字全流程等價(jià)性驗(yàn)證系統(tǒng)穹鵬GalaxEC。

隨著GalaxEC的發(fā)布，芯華章自主EDA工具完成了對(duì)數(shù)字驗(yàn)證全流程的完整覆蓋，進(jìn)一步完善了自身豐富的系統(tǒng)級(jí)驗(yàn)證產(chǎn)品組合，可以為芯片設(shè)計(jì)及系統(tǒng)級(jí)用戶提供更全面的敏捷驗(yàn)證服務(wù)。

GalaxEC已具備當(dāng)下各類主流等價(jià)性驗(yàn)證工具的所有核心功能，服務(wù)場(chǎng)景貫穿于數(shù)字芯片設(shè)計(jì)從系統(tǒng)級(jí)到前后端設(shè)計(jì)的各個(gè)階段，可一站式滿足用戶全流程等價(jià)性驗(yàn)證需求，避免多工具切換成本，幫助工程師確保不同層次設(shè)計(jì)之間的一致性，支持遍歷式驗(yàn)證，發(fā)現(xiàn)深層次的臨界設(shè)計(jì)錯(cuò)誤，確保設(shè)計(jì)的正確性并實(shí)現(xiàn)正式簽核。

面向下一代EDA 2.0目標(biāo)，GalaxEC運(yùn)用新一代形式化求解算法和并行計(jì)算技術(shù)打造高性能求解引擎，可支持原生云部署，提供了豐富完備的用戶開放接口，可以更好地滿足敏捷驗(yàn)證與設(shè)計(jì)需要。

在完整的芯片設(shè)計(jì)流程中，等價(jià)性驗(yàn)證工具被廣泛應(yīng)用到設(shè)計(jì)流程中的各個(gè)不同階段。

當(dāng)一個(gè)設(shè)計(jì)經(jīng)過(guò)變換之后，諸如系統(tǒng)C模型級(jí)對(duì)RTL級(jí)、RTL級(jí)對(duì)RTL級(jí)、RTL級(jí)對(duì)門級(jí)以及門級(jí)實(shí)現(xiàn)之間，工程師需要檢驗(yàn)變換前后的功能一致性，證明設(shè)計(jì)的變換或優(yōu)化沒有產(chǎn)生功能的變化。

這在設(shè)計(jì)前端的時(shí)序優(yōu)化，后端單元放置優(yōu)化、網(wǎng)表級(jí)檢查、ECO修改等中都是必不可少的環(huán)節(jié)。

CPU/GPU/AI等圖像處理以及加密算法設(shè)計(jì)，往往以算法設(shè)計(jì)為中心并且數(shù)據(jù)通路繁重，經(jīng)常使用C/C++等高級(jí)語(yǔ)言對(duì)它們的行為進(jìn)行建模，這就需要保障RTL設(shè)計(jì)與高階算法C/C++描述完全等價(jià)，確保功能正確

寄存器時(shí)序調(diào)整或插入用于功耗優(yōu)化的門控時(shí)鐘后，需要針對(duì)不同設(shè)計(jì)輸出逐時(shí)鐘周期（Cycle-by-Cycle）精確等價(jià)驗(yàn)證，如動(dòng)態(tài)功耗優(yōu)化（Power Optimization）、門控時(shí)鐘（Clock Gating）、時(shí)序調(diào)整（Retiming）等

關(guān)鍵節(jié)點(diǎn)（如Flip Flop pair）組合邏輯改動(dòng)前后的等價(jià)性驗(yàn)證，保證在邏輯綜合過(guò)程中沒有改變?cè)菻DL描述的電路功能，完備驗(yàn)證從RTL編碼到最終LVS（Layout Versus Schematic）階段設(shè)計(jì)的功能一致性

為了更好滿足越來(lái)越多的大規(guī)模設(shè)計(jì)驗(yàn)證需求，GalaxEC支持大容量數(shù)據(jù)的快速處理，能夠直接讀入和驗(yàn)證SoC級(jí)大設(shè)計(jì)，自動(dòng)化完成大規(guī)模驗(yàn)證建模，可實(shí)現(xiàn)對(duì)大容量SoC級(jí)的門級(jí)網(wǎng)表等價(jià)性驗(yàn)證。

基于對(duì)等價(jià)性驗(yàn)證系統(tǒng)原理的深刻理解，芯華章GalaxEC自主研發(fā)了高效形式驗(yàn)證求解引擎庫(kù)XSolver，求解引擎采用新一代求解算法和并行計(jì)算技術(shù)，相對(duì)于傳統(tǒng)形式驗(yàn)證求解引擎，在某GPU算子用例實(shí)驗(yàn)結(jié)果中，表現(xiàn)出百倍以上性能提升，幫助用戶高效、敏捷地完成復(fù)雜系統(tǒng)級(jí)項(xiàng)目開發(fā)。

具體以Nyuzi GPGPU設(shè)計(jì)為例，GalaxEC僅僅用時(shí)9分鐘就完成時(shí)鐘樹綜合前后的網(wǎng)表等價(jià)性驗(yàn)證，60分鐘內(nèi)完成Placement布局前后的網(wǎng)表等價(jià)性驗(yàn)證，45分鐘完成Routing布線前后的網(wǎng)表等價(jià)性驗(yàn)證。

作為國(guó)內(nèi)領(lǐng)先的無(wú)線通信芯片方案提供商，矽昌通信長(zhǎng)期專注產(chǎn)業(yè)空白的Wi-Fi AP芯片研發(fā)，發(fā)布了大陸首款無(wú)線路由芯片。

矽昌通信CEO王勝表示：

“無(wú)線通信芯片往往需要具備高度的可靠性、穩(wěn)定性和極低的功耗，以確保在各種復(fù)雜部署條件下的正確運(yùn)行。

芯華章GalaxEC提供的時(shí)序與組合邏輯等價(jià)性驗(yàn)證工具，基于自主研發(fā)的XSolver引擎庫(kù)和多線程技術(shù)，可以高效、敏捷地驗(yàn)證數(shù)字設(shè)計(jì)全流程各階段設(shè)計(jì)的等價(jià)性，特別是在綜合與布線完成后，即使對(duì)設(shè)計(jì)做細(xì)微優(yōu)化，也可直接快速驗(yàn)證優(yōu)化前后設(shè)計(jì)等價(jià)性，避免了使用傳統(tǒng)動(dòng)態(tài)仿真工具對(duì)網(wǎng)表進(jìn)行重復(fù)測(cè)試，保證了網(wǎng)表變更回歸驗(yàn)證的完備性，幫助我們更快實(shí)現(xiàn)新產(chǎn)品的開發(fā)和上市?！?/p>

董事長(zhǎng)兼CEO王禮賓表示：

“GalaxEC的發(fā)布，不僅是芯華章研發(fā)團(tuán)隊(duì)全情投入的成果，也離不開各領(lǐng)域產(chǎn)業(yè)用戶的信賴和打磨。越來(lái)越多的大規(guī)模復(fù)雜IC設(shè)計(jì)需要專門的等價(jià)性驗(yàn)證工具來(lái)實(shí)現(xiàn)更快、更完備的驗(yàn)證收斂。

我們結(jié)合用戶使用場(chǎng)景，打造了這款全流程等價(jià)性驗(yàn)證系統(tǒng)，可以一站式滿足用戶主要需求，無(wú)論是系統(tǒng)級(jí)還是前端或者后端，從而避免碎片化、兼容性帶來(lái)的驗(yàn)證效率瓶頸和成本。

未來(lái)，我們將繼續(xù)與業(yè)界伙伴保持深度合作，通過(guò)在數(shù)字驗(yàn)證全流程領(lǐng)域的持續(xù)創(chuàng)新，不斷推出更符合用戶定制化需求的敏捷驗(yàn)證方案，助力數(shù)字化創(chuàng)新效率提升。”

除了帶來(lái)最新的產(chǎn)品研發(fā)成果，芯華章秉承開放、共贏的合作精神，深度參與本次IDAS峰會(huì)的各個(gè)環(huán)節(jié)，與國(guó)內(nèi)外知名學(xué)者、高校專家、企業(yè)領(lǐng)袖同臺(tái)論道，為促進(jìn)EDA產(chǎn)學(xué)研生態(tài)深度融合建言獻(xiàn)策。

本次IDAS峰會(huì)由EDA開放合作創(chuàng)新組織EDA2主辦。作為EDA2驗(yàn)證專委相關(guān)分委會(huì)重要成員，芯華章一直保持同組織單位的密切交流，貢獻(xiàn)了大量技術(shù)標(biāo)準(zhǔn)及解決方案，率先提交完整的調(diào)試系統(tǒng)波形接口標(biāo)準(zhǔn)文件，并參與形式驗(yàn)證指引格式FVG標(biāo)準(zhǔn)制定，為國(guó)產(chǎn)EDA早日建立統(tǒng)一的行業(yè)標(biāo)準(zhǔn)作出了重要貢獻(xiàn)。