隨著電子器件在汽車和其他產(chǎn)品上的應(yīng)用越來越廣泛(智能化),芯片的集成度也越來越高、體形也越來越小、研發(fā)的難度也越來越高,這些器件通常具有線間距短、線細(xì)、集成度高、運(yùn)算速度快、功耗低和高輸入阻抗的特點(diǎn),這也導(dǎo)致了這類器件對靜電的要求越來越高。其中涉及到的標(biāo)準(zhǔn)為:ESD SP5.5.1-2004、ISO7637-2、GB/T.21437.2、ECER10.05 6.9、IEC62615:2010。
其中在很多器件的ESD性能,都會(huì)使用TLP 測試,除了使用標(biāo)準(zhǔn)的TLP脈沖發(fā)生器之外,還需要使用示波器對其脈沖進(jìn)行測量。
TLP測試
TLP(Transmission Line Pulse)測試又稱為傳輸線脈沖測試,是對靜電防護(hù)半導(dǎo)體器件進(jìn)行描述的一種常用方法。1985年由Maloney等人就提出的ESD模擬方法,與傳統(tǒng)的HBM、MM、CDM、IEC模型不同,傳輸線脈沖發(fā)生器發(fā)出的是靜電模擬方波,而傳統(tǒng)模式發(fā)出的則是RC-LC模式的脈沖波形。
對于其他(CDM、HBM、MM等)的靜電模型,在相同損傷能量下,TLP與各種靜電模型均有近似的等效關(guān)系,同時(shí)考慮到上升沿的觸發(fā)效應(yīng),因此,一般會(huì)使用相近的脈寬和上升沿進(jìn)行等效,通過進(jìn)一步的影響評估,即可確認(rèn)合適的不同模型靜電等效方波,通過方波測出上述曲線,即可用于該靜電模型下的ESD防護(hù)設(shè)計(jì)仿真,利用測試波形結(jié)果中的開啟-關(guān)斷特性,即可知道器件在相應(yīng)模型下的響應(yīng)情況。而對于IEC、火花放電等兩/三階段模型則需要通過分階段(如超快階段和普通階段)進(jìn)行測試分析。
TLP的特點(diǎn)
- 不模擬真實(shí)靜電放電
- 記錄被測的故障等級和特性
- Characterization/表征測試
換言之,TLP設(shè)備可模擬各種形式的ESD脈沖,在靜電損傷和上升沿觸發(fā)兩方面都可以提供近似的模擬,因此,也可以認(rèn)為兩者是一致的。而在這種近似認(rèn)同下,則TLP可以提供ESD過程中的IV、IT、VT三種不同的關(guān)鍵曲線,而這種曲線是其它模型所不能提供的。
需要注意的是:TLP脈沖式方波,與真實(shí)情況有一定的出入,雖然可以近似模擬,但總是會(huì)有一定的差別,完全采信TLP結(jié)果,可能會(huì)導(dǎo)致考核值與其它廠家的設(shè)備有一定的差異,更有甚者,由于芯片的電荷存儲(chǔ)效應(yīng),不同廠家的ESD測試設(shè)備之間測試結(jié)果也有一定的差異;此外,TLP系統(tǒng)是超快脈沖,輕微的寄生即可導(dǎo)致波形畸變,多通道的TLP系統(tǒng)在實(shí)現(xiàn)上難度較大,因此,替換常規(guī)ESD測試設(shè)備的可行性較弱。
測試
利用傳輸線產(chǎn)生的矩形短脈沖來測量ESD保護(hù)元件的電流-電壓特性曲線的方法,通過將懸空電纜充電至預(yù)定電壓并將其放電至被測器件(DUT)來生成方波。通過改變電纜長度和濾波器特性,很容易改變脈沖寬度和上升時(shí)間。
充電電壓源(VHV)提供額定能量,給傳輸線(TL)充電,產(chǎn)生一個(gè)窄方波(75ns~200ns)當(dāng)開關(guān)S閉合時(shí),被測器件(DUT)接入傳輸線路,產(chǎn)生的窄方波被作用到DUT的保護(hù)結(jié)構(gòu)上。通過示波器獲取的測量值,再根據(jù)運(yùn)算得到DUT兩端的電壓和電流值。
其中,我們會(huì)使用TLP發(fā)生器產(chǎn)生相關(guān)的脈沖信號,使用示波器對DUT的電壓電流進(jìn)行監(jiān)控測試,測試配置參考下圖。由于脈沖信號的脈寬非常窄,同時(shí)信號上升時(shí)間為ns級,所以我們需要配置合適的示波器和相應(yīng)的探頭進(jìn)行測試,根據(jù)IEC61000-4-2給出的說明,這里我們需要配置1GHz測量帶寬的示波器和探頭。
而對于VF-TLP測試對信號的要求更高,此時(shí)我們需要配置衰減器,高帶寬的短電纜,和高帶寬的示波器去完成相應(yīng)的測試,測試儀器的帶寬甚至要求達(dá)到20GHz左右。
以下是各個(gè)ESD模型的經(jīng)驗(yàn)對比值,當(dāng)然這個(gè)經(jīng)驗(yàn)值有時(shí)是值得商榷的。
TLP的It2*1500Ω=HBM值
MM*(9~10)=HBM
IEC+(1.3k~2k)=HBM
具體的測試步驟可以參考以下說明:
1. 使用TLP pulser發(fā)出脈沖,使用示波器和對應(yīng)的探頭、測試線纜、衰減器等測試DUT端對應(yīng)的電壓電流,描繪響應(yīng)的曲線。TLP Pulser打出指定電壓V1的脈沖,示波器記錄下電流I1。
2. 將測試線纜切換到SMU上測試DUT對應(yīng)的漏電流。利用IFIM(Force I Measure I)功能,F(xiàn)orce電流I1,測量得到Leakage1。
3. 重復(fù)上述步驟,描繪對應(yīng)的曲線,直至得到漏電流偏折點(diǎn)。
小結(jié)
綜上所述,在TLP測試時(shí),我們需要配置TLP的脈沖發(fā)生器去生成對應(yīng)的脈沖,而測試設(shè)備我們根據(jù)實(shí)際需求去進(jìn)行搭配,里面會(huì)使用到的設(shè)備有:
a)Tektronix示波器,推薦使用MSO5/6示波器
b)對應(yīng)的測試探頭或者衰減器和測試線纜等(以上設(shè)備用于測試DUT上加載的脈沖信號的電壓電流,對應(yīng)的帶寬采樣率需求根據(jù)TLP測試加載的脈沖信號選擇,>1GHz帶寬,3GS/s以上的采樣率,測試?yán)L制對應(yīng)的IV曲線)
c)Keithley的儀器,SMU和6485測試設(shè)備:SMU為測試提供偏置電壓,加載電流;漏流測試根據(jù)信號大小,推薦選擇2450或者6485等測試設(shè)備
3月27日蘇州站研討會(huì),現(xiàn)場了解更多關(guān)于芯片測試的詳細(xì)解讀,掃碼預(yù)約報(bào)名。