611
隨著技術(shù)節(jié)點的演進，集成電路制造工藝本身變得越來越復雜，設(shè)計者愈發(fā)難以對工藝有全面、系統(tǒng)的認識，導致新產(chǎn)品在工藝端流片時需要反復迭代，經(jīng)歷長時間的Yield Ramping，增加了投產(chǎn)的成本，也延長了產(chǎn)品面市的時間。據(jù)麥肯錫統(tǒng)計，目前半導體行業(yè)內(nèi)新產(chǎn)品從導入流片到量產(chǎn)，大概需要12 ~ 18個月反復迭代，進行良率提升。
如果設(shè)計者能提前獲得更多、更全面的工藝信息，則這個過程可以大大簡化和加速，進而提升良率、降低成本。
東方晶源基于堅實的計算光刻平臺PanGen?和豐富的產(chǎn)業(yè)實踐經(jīng)驗，創(chuàng)新性的開發(fā)了PanGen DMC?（Design Manufacturability Check）產(chǎn)品，其內(nèi)嵌D2C（Design To Contour）快速光刻反饋引擎，能夠?qū)AB 全套OPC Recipe解決方案以AI模型的方式進行打包，從而使用戶可以基于原始Design快速、精準估計該Design最終硅片上的形貌（Contour），進而提前預知設(shè)計版圖存在的潛在風險。
通過驗證，預測誤差小于1nm
在國內(nèi)某先進節(jié)點FAB內(nèi)實測結(jié)果表明，東方晶源PanGen DMC?在全芯片的尺度上預測結(jié)果與實際的差距在超過99%的版圖位置上小于1nm，證明其搭載的D2C快速光刻反饋引擎能夠準確的捕捉整套OPC Recipe的行為，給出和完整OPC Recipe非常接近的Contour結(jié)果。
缺陷捕獲率超過90%
此外，隨著工藝技術(shù)日趨復雜，僅僅靠抽象的規(guī)則很難將整套工藝的方方面面全都包括進去，因此一個設(shè)計版圖在設(shè)計端通過了基于規(guī)則的DRC（Design Rule Check）檢查并不意味著其可以在工藝端有良好的表現(xiàn)。而PanGen DMC?可以預估設(shè)計版圖最終的光刻形貌，通過提前使用FAB 光刻簽核的方式來給工藝端直接的反饋。在國內(nèi)某先進節(jié)點FAB 內(nèi)實測結(jié)果表明，針對Design上的嚴重缺陷，DMC能在其送入OPC 之前提前預判，Capture Ratio超過 90% 。
助力可制造性提升
實際上，DRC檢查只是告知一個非黑即白的是否違例的結(jié)論，一定程度的違例到底會在工藝端帶來多大的影響無從得知。而PanGen DMC?基于模型能以非?？梢暬姆绞綄⒂绊懗尸F(xiàn)給用戶，幫助用戶在實踐中根據(jù)情況對違例處理進行權(quán)衡。因此，無論對制造端還是設(shè)計端，該產(chǎn)品都可以作為現(xiàn)有DRC（Design Rule Check）工具非常有力的補充，在尊重客戶已有工作流程的基礎(chǔ)上，幫助客戶于DRC檢查之外更全面的發(fā)現(xiàn)版圖在工藝可制造性方面的風險，從而加速迭代、降低時間成本，使芯片新產(chǎn)品在流片過程中能更快拉升良率，更早推向市場。
截止目前，東方晶源計算光刻平臺PanGen? 已經(jīng)形成八大產(chǎn)品矩陣，包括Model、DRC、SBAR、OPC、LRC、DPT、SMO、DMC，具備完整的計算光刻相關(guān)EDA工具鏈條。此外，PanGen?平臺既具有適用于成熟工藝節(jié)點的OPC優(yōu)化功能，同時也是首款具有CPU+GPU混算構(gòu)架的全芯片反向光刻（ILT）功能的掩模優(yōu)化工具，具備應用于先進制程節(jié)點的關(guān)鍵技術(shù)。PanGen DMC?的研發(fā)及驗證，將進一步夯實東方晶源在計算光刻領(lǐng)域的技術(shù)完整性和領(lǐng)先性，為業(yè)界帶來更加全面、前瞻的計算光刻解決方案。
