賽靈思的未來：從FPGA到系統(tǒng)廠商

如今隨著芯片工藝的演進，一方面我們看到芯片尺寸越來越小，性能越來越提升，另一方面集成度也在不斷提高。近年來3D IC封裝工藝的出現(xiàn)，更讓很多功能芯片可以集成在一起形成越來越強大的SoC產(chǎn)品。這里面，首當(dāng)其沖的便是FPGA 廠商。

賽靈思今天向媒體公布了其20nm的最新動態(tài)，基于28nm技術(shù)突破的賽靈思20nm產(chǎn)品系列繼續(xù)領(lǐng)先一代
這里領(lǐng)先一代的概念，完全是針對競爭對手的產(chǎn)品提出，Altera發(fā)表20nm SoC FPGA技術(shù)藍圖。
 

賽靈思公司全球高級副總裁，亞太區(qū)執(zhí)行總裁湯立人

賽靈思公司全球高級副總裁，亞太區(qū)執(zhí)行總裁湯立人透露，在上一輪28nm的市場爭奪戰(zhàn)中，因為賽靈思采用了HPL工藝，在保證高性能的同時也實現(xiàn)了低漏電流，產(chǎn)品在市場交付和應(yīng)用中已領(lǐng)先競爭對手。其中Kintex系列的出貨量最高，而湯立人更驕傲的宣稱，第一顆28nm Kintex產(chǎn)品是銷售到中國市場的。此外，基于28nm的SoC產(chǎn)品Zynq 7000系列以及3D IC產(chǎn)品也將在明年的第一季度實現(xiàn)量產(chǎn)?；氐缴厦嫘侣劯逯?ldquo;領(lǐng)先一代”的提法，湯立人表示，競爭對手希望在20nm產(chǎn)品上實現(xiàn)的技術(shù)，賽靈思在28nm工藝上就已經(jīng)實現(xiàn)了。而且從目前形勢看，通過前面各種工藝嘗試，臺積電在20nm上將統(tǒng)一采用20nm SoC工藝，不再有HPL、HP、HPM等等這些區(qū)分，而20nm SoC工藝源于賽靈思在28nm采用的HPL工藝，基于此，賽靈思從28nm到20nm工藝的過渡將更加自然，而競爭對手將面臨調(diào)整工藝的挑戰(zhàn)，要走的路更長。

賽靈思FPGA產(chǎn)品的路線圖

在下一代20nm產(chǎn)品中，賽靈思的步調(diào)與7系列類似，將以FPGA產(chǎn)品—SoC產(chǎn)品—3D IC產(chǎn)品這樣的順序來陸續(xù)推出最新的產(chǎn)品系列，下一個工藝節(jié)點代表的是產(chǎn)品性能的全面提升和集成度的提高，其中在8系列的FPGA產(chǎn)品中，將實現(xiàn)2倍的FPGA性能以及系統(tǒng)優(yōu)化的收發(fā)器；湯立人透露，在第一代SoC產(chǎn)品集成雙核ARM Cortex-A9的基礎(chǔ)上，在新一代SoC產(chǎn)品中將集成更多的內(nèi)核，而且不止有ARM內(nèi)核，到底會是哪些內(nèi)核？我們不妨來預(yù)測一下，我現(xiàn)在能想到的是GPU和DSP，還會有哪些？也歡迎分享您的想法；在下一代3D IC產(chǎn)品中，嚴(yán)格的說應(yīng)該是2.5D IC，因為大部分模塊仍是采用水平堆疊的方式來實現(xiàn)，賽靈思會將存儲器也集成進來，而只有存儲器是垂直堆疊的，因為存儲器的散熱較容易實現(xiàn)，同時還會集成33G~56G的收發(fā)器單元，較28nm工藝下28G的收發(fā)器單元有了很大的提升。  

賽靈思20nm產(chǎn)品的性能提升

 
 
另外湯立人也表示，隨著SoC產(chǎn)品和3D IC的推出，給賽靈思帶來前所未有的市場空間的同時，也面臨一些挑戰(zhàn)，即產(chǎn)品的設(shè)計理念以及應(yīng)用發(fā)生了改變，內(nèi)部技術(shù)支持和銷售人員也要全方位的提升自己對產(chǎn)品和應(yīng)用的認(rèn)知，以更好的服務(wù)于客戶，賽靈思的技術(shù)支持今年最重要的工作之一就是組織更多的培訓(xùn)會，指導(dǎo)客戶如何應(yīng)用最新的SoC產(chǎn)品和操作Vivado設(shè)計工具。
 

可以說，通過28nm統(tǒng)一架構(gòu)FPGA產(chǎn)品的推出，一方面使賽靈思FPGA產(chǎn)品進入更廣闊的藍海應(yīng)用，另一方面也讓賽靈思的角色在發(fā)生轉(zhuǎn)變，從一個單純的FPGA廠商轉(zhuǎn)變?yōu)橐粋€提供系統(tǒng)設(shè)計的廠商，而未來，賽靈思還將沿著這條路走的更遠。