?
12.5??系統(tǒng)硬件配置方案
12.5.1??FPGA的配置
FPGA作可編程器件，可以根據(jù)用戶的需要進(jìn)行現(xiàn)場(chǎng)可編程。系統(tǒng)可采用了JTAG模式和AS模式進(jìn)行FPGA編程配置。
JTAG模式編程直接對(duì)FPGA進(jìn)行編程，使用JTAG模式，在Quartus?II工具中輸出sof文件（SRAM?Object?File）。其好處是編程速度快，并且由于是對(duì)FPGA的SRAM結(jié)構(gòu)進(jìn)行編程，編程次數(shù)要多得多；但是掉電后，SRAM保存的編程信息將會(huì)丟失。
當(dāng)程序調(diào)試完畢，需要固化的時(shí)候，可以通過(guò)AS模式將最終文件（pof文件）燒寫(xiě)到配置芯片里面。
本系統(tǒng)采用的配置芯片是EPC1441PC8。配置芯片具有掉電保存能力，在系統(tǒng)上電時(shí)，F(xiàn)PGA首先從配置芯片中讀取編程數(shù)據(jù)，并對(duì)FPGA進(jìn)行加載。
12.5.2??Video?Decoder（SAA7113H）的配置
系統(tǒng)上電后，Video?Decoder?芯片正常工作之前是需要進(jìn)行配置的。所謂的配置，就是通過(guò)I2C接口對(duì)它的內(nèi)部寄存器進(jìn)行讀寫(xiě)。配置的主要目的是通知Video?Decoder系統(tǒng)當(dāng)前采用的信號(hào)輸入端口、格式和特殊要求。
本系統(tǒng)的工作要求是：1路PAL制式視頻，AI11管腳輸入，輸出為ITU656格式，YUV比例為4∶2∶2。對(duì)應(yīng)的SAA7113H的寄存器配置如表12.1所示。
表12.1 SAA7113H寄存器配置值
|
地址 |
內(nèi)容 |
地址 |
內(nèi)容 |
地址 |
內(nèi)容 |
地址 |
內(nèi)容 |
地址 |
內(nèi)容 |
地址 |
內(nèi)容 |
|
0 |
00 |
10 |
38 |
20 |
00 |
30 |
00 |
40 |
02 |
50 |
FF |
|
1 |
08 |
11 |
0C |
21 |
00 |
31 |
00 |
41 |
FF |
51 |
FF |
|
2 |
C0 |
12 |
E8 |
22 |
00 |
32 |
00 |
42 |
FF |
52 |
FF |
|
3 |
33 |
13 |
00 |
23 |
00 |
33 |
00 |
43 |
FF |
53 |
FF |
|
4 |
00 |
14 |
00 |
24 |
00 |
34 |
00 |
44 |
FF |
54 |
FF |
|
5 |
00 |
15 |
00 |
25 |
00 |
35 |
00 |
45 |
FF |
55 |
FF |
|
6 |
E0 |
16 |
00 |
26 |
00 |
36 |
00 |
46 |
FF |
56 |
FF |
|
7 |
0D |
17 |
00 |
27 |
00 |
37 |
00 |
47 |
FF |
57 |
FF |
|
8 |
B8 |
18 |
00 |
28 |
00 |
38 |
00 |
48 |
FF |
58 |
00 |
|
9 |
01 |
19 |
00 |
29 |
00 |
39 |
00 |
49 |
FF |
59 |
00 |
|
A |
80 |
1A |
00 |
2A |
00 |
3A |
00 |
4A |
FF |
5A |
07 |
|
B |
47 |
1B |
00 |
2B |
00 |
3B |
00 |
4B |
FF |
5B |
80 |
|
C |
40 |
1C |
00 |
2C |
00 |
3C |
00 |
4C |
FF |
5C |
00 |
|
D |
00 |
1D |
00 |
2D |
00 |
3D |
00 |
4D |
FF |
5D |
00 |
|
E |
01 |
1E |
00 |
2E |
00 |
3E |
00 |
4E |
FF |
5E |
00 |
|
F |
2A |
1F |
00 |
2F |
00 |
3F |
00 |
4F |
FF |
5F |
00 |
?
12.5.3??Video?Encoder?（SAA7128）的配置
系統(tǒng)上電后，Video?Encoder?芯片正常工作之前是需要進(jìn)行配置的。所謂的配置，就是通過(guò)I2C接口對(duì)它的內(nèi)部寄存器進(jìn)行讀寫(xiě)。配置的主要目的是通知Video?Encoder系統(tǒng)當(dāng)前采用的信號(hào)輸出端口、格式和特殊要求。
本系統(tǒng)的工作要求是：1路PAL制式視頻輸出，CVBS管腳輸出，輸入為ITU656格式，YUV比例為4∶2∶2。對(duì)應(yīng)的SAA7128H的寄存器配置如表12.2所示。
表12.2 SAA7128H寄存器配置值
|
地址 |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
A |
B |
C |
D |
E |
F |
|
內(nèi)容 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
|
地址 |
10 |
11 |
12 |
13 |
14 |
15 |
16 |
17 |
18 |
19 |
1A |
1B |
1C |
1D |
1E |
1F |
|
內(nèi)容 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
續(xù)表
|
地址 |
20 |
21 |
22 |
23 |
24 |
25 |
26 |
27 |
28 |
29 |
2A |
2B |
2C |
2D |
2E |
2F |
|
內(nèi)容 |
00 |
00 |
00 |
00 |
00 |
00 |
0D |
00 |
1F |
1F |
75 |
3F |
06 |
3F |
00 |
00 |
|
地址 |
30 |
31 |
32 |
33 |
34 |
35 |
36 |
37 |
38 |
39 |
3A |
3B |
3C |
3D |
3E |
3F |
|
內(nèi)容 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
00 |
1A |
1A |
13 |
00 |
00 |
00 |
00 |
00 |
|
地址 |
40 |
41 |
42 |
43 |
44 |
45 |
46 |
47 |
48 |
49 |
4A |
4B |
4C |
4D |
4E |
4F |
|
內(nèi)容 |
00 |
00 |
00 |
68 |
10 |
97 |
4C |
18 |
9B |
93 |
9F |
FF |
7C |
34 |
3F |
17 |
|
地址 |
50 |
51 |
52 |
53 |
54 |
55 |
56 |
57 |
58 |
59 |
5A |
5B |
5C |
5D |
5E |
5F |
|
內(nèi)容 |
00 |
83 |
83 |
80 |
8C |
0F |
C3 |
06 |
02 |
80 |
34 |
7D |
AF |
2D |
3F |
3F |
|
地址 |
60 |
61 |
62 |
63 |
64 |
65 |
66 |
67 |
68 |
69 |
6A |
6B |
6C |
6D |
6E |
6F |
|
內(nèi)容 |
00 |
02 |
46 |
CB |
8A |
09 |
2A |
77 |
41 |
88 |
41 |
12 |
02 |
20 |
A0 |
B4 |
|
地址 |
70 |
71 |
72 |
73 |
74 |
75 |
76 |
77 |
78 |
79 |
7A |
7B |
7C |
7D |
7E |
7F |
|
內(nèi)容 |
41 |
C3 |
00 |
3E |
B8 |
1E |
15 |
16 |
15 |
16 |
2B |
D9 |
80 |
00 |
00 |
00 |
?
12.5.4??印刷電路板（PCB）設(shè)計(jì)
本系統(tǒng)采用了層疊式的電路板結(jié)構(gòu)，兩塊電路板通過(guò)雙排連接器組合成一個(gè)系統(tǒng)。其中，F(xiàn)PGA相關(guān)電路在一塊板上，視頻的編解碼器在另外一塊板上。
傳輸一路數(shù)字視頻信號(hào)需要9個(gè)必須的ITU656信號(hào)（DATA0～DATA7，CLOCK）和兩個(gè)可選的同步信號(hào)（HSync，VSync）。另外，I2C配置接口還需要2個(gè)信號(hào)（SCL，SDA），加上1個(gè)電源信號(hào)，2個(gè)地信號(hào)等，一共16個(gè)信號(hào)。
經(jīng)過(guò)布局布線后，得到兩個(gè)板子的版圖如圖12.5所示。
將這個(gè)版圖文件提交給制版廠就可以加工設(shè)計(jì)了。
?
圖12.5??數(shù)字圖像倍焦系統(tǒng)PCB
