面試題：高速PCB一般布局、布線原則

面試過程中關(guān)于高速PCB的布局、布線原則的提問可以對面試者的layout功底進行一定的考量，對此筆者總結(jié)、記錄如下，僅供參考——

高速PCB布局

高速PCB布局基本上決定了布線的大致走向和結(jié)構(gòu)、電源和地平面的分割，以及對噪聲和EMI的控制情況。一般的布局原則為——

了解系統(tǒng)原理圖，在各個電路中劃分?jǐn)?shù)字、模擬、混合數(shù)字/模擬元器件，注意各芯片電源和信號引腳的定位；

根據(jù)電路中各部分所占比重，初步劃分數(shù)字電路、模擬電路在PCB上的布線區(qū)域，讓數(shù)字元器件、模擬元器件及其相應(yīng)布線盡量遠(yuǎn)離并限定在各自的布線區(qū)域內(nèi)，劃分完畢后一般的順序是混合型器件 --> 模擬器件 --> 數(shù)字器件 --> 旁路電容

數(shù)?；旌显骷胖迷?a class="article-link" target="_blank" href="/baike/1546930.html">數(shù)字信號區(qū)域和模擬信號區(qū)域的交界之處，擺放的方向上注意芯片的數(shù)字信號和模擬信號引腳朝向各自的布線區(qū)域。純數(shù)字或模擬元器件放置在各自規(guī)定的范圍之內(nèi)，晶振電路盡量靠近其驅(qū)動器件；

對噪聲敏感的器件要遠(yuǎn)離高頻信號布線，如反饋電壓Fb。有時序要求限制的信號布線，需根據(jù)長度和結(jié)構(gòu)進行布局的調(diào)整。旁路電容盡量靠近電源引腳放置，尤其是高頻電容。在電源接口附件放置大容量電容，以保持電源穩(wěn)定、降低低頻噪聲干擾。

高速PCB布線

高速PCB布線涉及到的細(xì)節(jié)較多且更為靈活，以合理的布局為前提，配合布線基本原則，可以讓我們避免意想不到的信號完整性問題或時序問題——

合理選擇層數(shù)。高頻電路集成度較高，布線密度大，合理采用多層板可以利用中間層來設(shè)置屏蔽，更好地實現(xiàn)接地，有效降低寄生電感，縮短信號傳輸長度，降低信號間的交叉干擾等。

減少高速電路元器件引腳間引線的折彎。高頻線路最好采用全直線，在需要彎折時，可用45°折線或圓弧線，避免信號的折射；

縮短高頻引線長度；

減少高頻引線層間交疊。即減少走線過程中所用的過孔，一個過孔可帶來約0.5pf的分布電容，減少過孔數(shù)能降低對信號速度的影響；

注意信號線近距離布線時可能引入的交叉干擾，若無法避免平行分布，可在平行線的反面、線之間布置大面積的地線。實際操作中，層內(nèi)平行布線幾乎無法避免，但相鄰兩個層的布線方向必須為相互垂直，即相鄰兩層的走線方向分別進行平行水平和垂直布線；

對特別敏感的信號線或局部單元進行包地措施。如對時鐘單元進行包地；

各類信號布線不能形成環(huán)路，也不能形成電流環(huán)路；

正確選擇單點接地和多點接地。低頻電路中，信號的工作頻率通常小于1MHz，此時布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因此采用單點接地的方式；高頻電路中，如當(dāng)信號大于10MHz時，地線阻抗將變得很大，此時應(yīng)采用多點接地方式，降低接地阻抗。關(guān)于地線的設(shè)計，還需留意盡量加粗地線，地線太細(xì)會導(dǎo)致接地電位隨電流的變化而變化，若有可能，地線家村至能通過3倍于PCB的允許電流，另，將接地系統(tǒng)構(gòu)成閉環(huán)路也能縮小電位差。

參考文獻(xiàn)：

《Candence高速電路板設(shè)計與仿真》周潤景、王洪艷編著