加入星計(jì)劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入

邏輯綜合

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

邏輯綜合是將電路的行為級(jí)描述，特別是RTL級(jí)描述轉(zhuǎn)化成為門級(jí)表達(dá)的過(guò)程。例如VHDL、Verilog綜合就屬于邏輯綜合。

邏輯綜合是將電路的行為級(jí)描述，特別是RTL級(jí)描述轉(zhuǎn)化成為門級(jí)表達(dá)的過(guò)程。例如VHDL、Verilog綜合就屬于邏輯綜合。收起

查看更多
  • 淺談邏輯綜合之概述
    邏輯綜合是將較高抽象級(jí)別的設(shè)計(jì)（RTL）轉(zhuǎn)化為可實(shí)現(xiàn)的較低的抽象層級(jí)的設(shè)計(jì)的過(guò)程。就是將RTL轉(zhuǎn)化成門極網(wǎng)表的過(guò)程。
    4.6萬(wàn)
    09/20 11:45

正在努力加載...