掃碼關注
電子硬件助手
元器件查詢
掃碼加入SoC的定義多種多樣，由于其內涵豐富、應用范圍廣，很難給出準確定義。一般說來， SoC稱為系統(tǒng)級芯片，也有稱片上系統(tǒng)，意指它是一個產品，是一個有專用目標的集成電路，其中包含完整系統(tǒng)并有嵌入軟件的全部內容。同時它又是一種技術，用以實現從確定系統(tǒng)功能開始，到軟/硬件劃分，并完成設計的整個過程。
SoC的定義多種多樣，由于其內涵豐富、應用范圍廣，很難給出準確定義。一般說來， SoC稱為系統(tǒng)級芯片，也有稱片上系統(tǒng)，意指它是一個產品，是一個有專用目標的集成電路，其中包含完整系統(tǒng)并有嵌入軟件的全部內容。同時它又是一種技術，用以實現從確定系統(tǒng)功能開始，到軟/硬件劃分，并完成設計的整個過程。收起
查看更多
1課時
卷積運算的循環(huán)順序修改與乘加器陣列映射——神經網絡加速器與SOC芯片設計（十五）
1課時
定點數運算與權重在內存中的排布方式——神經網絡加速器與SOC芯片設計（十四）
1課時
通用池化運算單元架構設計與工程實現——神經網絡加速器與SOC芯片設計（十三）
1課時
特征的內存映射方式、通用池化運算單元的功能需求與架構設計
1課時
加速器中的訪存模塊與內部總線的原理（下）——神經網絡加速器與SOC芯片設計（十一）
1課時
加速器中的訪存模塊與內部總線原理（上）——神經網絡加速器與SOC芯片設計（十）
1課時
DMA的工作原理與基于AXI-HP總線的DMA模塊設計——神經網絡加速器與SOC芯片設計（九）
1課時
AXI4-HP總線（二）——神經網絡加速器與SOC芯片設計（八）
1課時
RS485協議與基于FIFO收發(fā)的數據通路設計——神經網絡加速器與SOC芯片設計（七）
1課時
AXI-lite協議細講、寄存器訪問的通路設計與GPIO——神經網絡加速器與SOC芯片設計（六）
1課時
上板實驗、AXI-lite從設備與波形抓取、搭建仿真環(huán)境——神經網絡加速器與SOC芯片設計（五）
1課時
AXI4-lite協議解讀，IP封裝與總線掛載——神經網絡加速器與SOC芯片設計（四）
1課時
由SRAM到DRAM——神經網絡加速器與SOC芯片設計（三）
1課時
雙端口RAM時序、利用雙端口RAM的模塊設計——神經網絡加速器與SOC芯片設計（二）
1課時
Verilog與數字邏輯、FPGA內部結構、初識BRAM——神經網絡加速器與SOC芯片設計（一）
19課時
深度學習神經網絡加速器與SOC芯片設計
? 2010 - 2024 蘇州靈動幀格網絡科技有限公司 版權所有
ICP經營許可證 蘇B2-20140176 | 蘇ICP備14012660號-6 | 蘇公網安備 32059002001874號
掃碼關注
掃碼加入
電子硬件助手
元器件查詢
