加入星計(jì)劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入

verilog

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購(gòu)）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。

Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購(gòu)）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。收起

查看更多
  • FPGA打磚塊小游戲
    FPGA打磚塊小游戲
    今天給大俠帶來在FPAG技術(shù)交流群里平時(shí)討論的問題答疑合集，以后還會(huì)多推出本系列，話不多說，上貨。Q：FPGA打磚塊小游戲，如何基于FPGA用verilog語言在Vivado平臺(tái)上寫打磚塊小游戲，最好能用到PS2與VGA。
  • emacs中怎樣折疊Verilog代碼
    emacs中怎樣折疊Verilog代碼
    在verilog編寫代碼時(shí)，可能模塊列表太長(zhǎng)，或者變量定義列表太長(zhǎng)，不容易看到代碼的重點(diǎn)。用代碼折疊功能可以大方便的看代碼、編寫代碼的效率。
    449
    11/10 09:55
  • FPGA新手，準(zhǔn)備FPGA大賽AMD基礎(chǔ)賽道如何選型？
    FPGA新手，準(zhǔn)備FPGA大賽AMD基礎(chǔ)賽道如何選型？
    Q：一個(gè)剛?cè)腴Tfpga沒多久的新手，想問問為了準(zhǔn)備fpga大賽amd的基礎(chǔ)賽道如何選型？編寫過32等單片機(jī)，現(xiàn)在把verilog學(xué)完了，手上有一塊altera颶風(fēng)四代學(xué)習(xí)板，但是現(xiàn)在需要買一塊amd（fpga/zynq）的板子練習(xí)一下vivado的使用等，順便作為比賽用的板子，想問問該怎么選型（比賽自選命題應(yīng)該偏向控制類，暫時(shí)沒定做什么項(xiàng)目）
  • 介紹幾個(gè)用emacs寫verilog的好用的插件
    介紹幾個(gè)用emacs寫verilog的好用的插件
    介紹幾個(gè)用emacs寫verilog的好用的插件，效率翻倍。projectile是以項(xiàng)目為單位進(jìn)行編輯插件。默認(rèn)會(huì)把git、mercurial hg的根目錄當(dāng)作項(xiàng)目根目錄，也可以手動(dòng)創(chuàng)建一個(gè).projectile的空文件作為項(xiàng)目根路徑的標(biāo)記。這里（https://docs.projectile.mx/projectile/index/html）有詳細(xì)介紹。
    1713
    10/17 16:59
  • Verilog HDL 會(huì)被淘汰嗎？
    Verilog HDL 會(huì)被淘汰嗎？
    今天給大俠帶來在FPAG技術(shù)交流群里平時(shí)討論的問題答疑合集（二十三），以后還會(huì)多推出本系列，話不多說，上貨。Q：Verilog會(huì)被淘汰嗎?現(xiàn)在hls越來越強(qiáng)大，hls有什么Verilog做不到的事情嗎，Verilog大家認(rèn)為是否會(huì)被淘汰呢，我現(xiàn)在一直在用Verilog做FPGA和asic，慌得一匹。
  • 寫 Verilog 如何做到心中有電路？
    FPGA技術(shù)交流群目前已有十多個(gè)群，QQ和微信均覆蓋，有需要的大俠可以進(jìn)群，一起交流學(xué)習(xí)，共同進(jìn)步。
  • FPGA Verilog HDL代碼如何debug？
    Verilog代碼如何debug？最近學(xué)習(xí)fpga，寫了不少verilog，開始思考如何debug的問題！c語言是順序執(zhí)行，而verilog是并行執(zhí)行，想請(qǐng)教如何debug自己的verilog代碼，我以前一直都是對(duì)照著modelsim上的方針波形來看看哪里有邏輯錯(cuò)誤！
  • 講個(gè)SystemVerilog disable語句的坑
    講個(gè)SystemVerilog disable語句的坑
    記錄個(gè)使用SystemVerilog disable語句時(shí)遇到的坑，這個(gè)坑有點(diǎn)反直覺，以至于我當(dāng)時(shí)有點(diǎn)不信，覺得可能是EDA仿真工具的問題。后來查看了SystemVerilog手冊(cè)和使用不同EDA工具進(jìn)行驗(yàn)證，才慢慢接受了。結(jié)論是：SystemVerilog disable block_name或task時(shí)，會(huì)把hierarchy一致的block_name或task的線程都停掉。
  • FIFO的使用方式
    FIFO的使用方式
    建議使用FIFO采用的三個(gè)方式
    1570
    09/04 21:53
  • 基于matlab FPGA verilog的FIR濾波器設(shè)計(jì)
    基于matlab FPGA verilog的FIR濾波器設(shè)計(jì)
    今天和大俠簡(jiǎn)單聊一聊基于matlab FPGA verilog的FIR濾波器設(shè)計(jì)，話不多說，上貨。本次設(shè)計(jì)實(shí)現(xiàn)8階濾波器，9個(gè)系數(shù)，由于系數(shù)的對(duì)稱性，h(0)=h(8)，h1(1)=h(7)，h(2)=h(6)，h(3)=h(5)，h(4)為中間單獨(dú)一個(gè)系數(shù)。根據(jù)公式：
  • 如何提高Verilog代碼編寫水平？
    如何提高Verilog代碼編寫水平？
    在IC設(shè)計(jì)端的諸多崗位中，只要提到基礎(chǔ)知識(shí)和必備技能，就一定少不了Verilog。按照20年芯片設(shè)計(jì)老兵的說法“1. 知道m(xù)odule的基本框架。2. 知道怎么寫assign，和always塊。3. 其他沒有了?！币簿褪钦f用VerilogHDL做設(shè)計(jì)不要追求花架子，要多花心思在電路設(shè)計(jì)上。
  • 標(biāo)準(zhǔn)單元的verilog描述之組合邏輯
    反相器是最基本CMOS器件。
  • ChatGPT輕松寫Verilog，芯片工程師慌了？
    ChatGPT是一種人工智能技術(shù)驅(qū)動(dòng)的自然語言處理工具。由美國(guó)人工智能研究實(shí)驗(yàn)室OpenAI研發(fā)，并在2022年11月30日正式推出。上線僅有兩個(gè)月，活躍用戶就已突破一億。
    5723
    2023/02/10
  • 標(biāo)準(zhǔn)單元的verilog描述之觸發(fā)器
    圖1是基本SR觸發(fā)器及其真值表。
    2785
    2023/01/21
  • 筆記 | verilog描述方式和設(shè)計(jì)層次
    數(shù)據(jù)流描述最基本的語句是assign連續(xù)賦值語句。
    1451
    2023/01/09
  • 筆記 | verilog語法基礎(chǔ)
    模塊可大可小,大到一個(gè)復(fù)雜的微處理器系統(tǒng),小到一個(gè)基本的晶體管,都可以作為一個(gè)模塊來設(shè)計(jì)。Verilog中,模塊(module)是基本的組成單位。建議在一個(gè)Verilog文件中,只放一個(gè)module定義,而且使文件名稱和module名稱一致。這是一個(gè)良好的設(shè)計(jì)習(xí)慣。
  • 芯片開發(fā)語言：Verilog在左，Chisel在右
    近期召開的RISC-V中國(guó)峰會(huì)上，中科院計(jì)算所的包云崗研究員團(tuán)隊(duì)正式發(fā)布了名為“香山”的開源高性能處RISC-V處理器。前不久有幸和包老師做了一次深度交流，我們聊了關(guān)于RISC-V、還有“香山”處理器的前世今生。
    903
    2021/07/21
  • 工欲善其事，必先利其器 verilog編輯器搭建
    一款合適的編輯器能夠大大提高我們代碼的編寫速度，而sublime就是一款非常強(qiáng)大的編輯器，它在擁有豐富的插件的同時(shí)，也具備非常美型的外觀。
    660
    2020/12/01
  • 從電路到verilog | 編程綜合運(yùn)用，不得不從DDS的實(shí)例說起
    實(shí)際上說道上一講，老衲就可以體面撤退了。該說的都說了，細(xì)枝末節(jié)嘛，也不適合講座這種短篇幅的東西來表現(xiàn)?？墒抢仙岵坏么蠹野。▽?shí)際上是舍不得出場(chǎng)費(fèi)），所以湊個(gè)整兩個(gè)九講。話說回來，“九”這個(gè)數(shù)字一向與武林有關(guān)：《九陰真經(jīng)》、《九陽真經(jīng)》還有降龍2×9掌……
    15
    1評(píng)論
    2016/08/30
  • 從電路到verilog | 欲要系統(tǒng)能跑起，仿真驗(yàn)證是真諦
    數(shù)字邏輯系統(tǒng)的設(shè)計(jì)實(shí)際上包含兩個(gè)相關(guān)又獨(dú)立的領(lǐng)域：設(shè)計(jì)與測(cè)試。這套書重點(diǎn)是設(shè)計(jì)，因?yàn)槔像膶?duì)于測(cè)試不在行，所謂“藏拙”者也。但是完全不介紹測(cè)試也不成：這樣設(shè)計(jì)出來的代碼不知道對(duì)錯(cuò)了。所以，今晚給大伙兒講點(diǎn)皮毛。
    14
    2016/08/23

正在努力加載...