深度丨2nm的競爭：臺積電守，英特爾攻

作者 | 方文三

當前，芯片制造技術的競爭愈發(fā)白熱化。臺積電與英特爾這兩大巨頭在2nm至1nm制程領域爭相推出更先進的制程工藝，力求占據(jù)市場先機。

臺積電不再遙遙領先

臺積電憑借晶體管縮小技術始終保持行業(yè)領先地位，從180nm到3nm，歷經(jīng)20年，成功擊敗了99%的競爭對手。

特別是在28nm工藝節(jié)點之后，通過FinFET技術逐步拉開與競爭對手的差距，14nm以下市場基本處于壟斷狀態(tài)。

然而，即便如此，臺積電仍需面對摩爾定律衰減導致的晶體管微型化難題。

在此背景下，全周圍柵極（GAA）技術應運而生，為制程突破提供了技術可行性。

但值得注意的是，隨著制程復雜度提升和成本激增，芯片制造商在推進技術創(chuàng)新的同時，需兼顧成本和可行性。因此，先進封裝技術成為代工廠的另一核心競爭力。

不幸的是，臺積電的兩大競爭對手三星和英特爾均掌握了這兩大關鍵技術路徑。

錯失太多機會的英特爾

英特爾在芯片制造方面相較臺積電處于劣勢，導致其無法及時推出7納米乃至5納米芯片，從而使得產(chǎn)品性能及效率遜色于競爭對手。

英特爾曾試圖采購EUV光刻機，然而受限于ASML產(chǎn)能有限以及臺積電的優(yōu)先發(fā)貨權，使得英特爾難以獲得足夠數(shù)量的EUV光刻機，不得不耐心等待。

另一方面，英特爾在芯片設計領域亦面臨激烈競爭，主要對手為基于ARM架構的芯片，如蘋果M1芯片、華為麒麟芯片等。

這些芯片在節(jié)能性能上優(yōu)于英特爾芯片，更符合移動設備和云計算需求，從而導致英特爾芯片在市場份額及影響力上的下滑。

英特爾拿起High-NA EUV[沖鋒號]

近日，英特爾已成功引入市場首套0.55數(shù)值孔徑的ASML極紫外光刻機，計劃在未來兩至三年內用于其英特爾 18A工藝技術之后的制程節(jié)點。

與此同時，臺積電則采取了更為審慎的策略，業(yè)界推測臺積電可能會在A1.4制程或2030年之后才引入High-NA EUV光刻機。

據(jù)先前的報道，ASML將于2024年生產(chǎn)最多10臺新一代高NA EUV光刻機，其中英特爾預定了多達6臺。

這一決策表明英特爾在High-NA EUV技術方面的決心和領先地位。

業(yè)界分析指出，初期階段，High-NA EUV的成本可能高于Low-NA EUV，這是臺積電暫時觀望的主要原因。

臺積電更傾向于采用成本較低的成熟技術，以確保產(chǎn)品的市場競爭力。

然而，High-NA EUV技術的優(yōu)勢在于其能夠提供更高的產(chǎn)能和更精細的曝光尺寸。

盡管High-NA EUV需要更高的光源功率，并可能加速投影光學器件和光罩的磨損，但英特爾的這一技術突破將為其帶來顯著的優(yōu)勢。

英特爾此次試圖通過高數(shù)值孔徑EUV技術實現(xiàn)彎道超車，這與三星2017年率先采用EUV光刻機、試圖超越臺積電7nm工藝的策略相似。

根據(jù)英特爾的最新公告，采用英特爾18A工藝制造的芯片預計將在2024年第一季度問世，首批量產(chǎn)產(chǎn)品將于同年下半年上市。

相比之下，臺積電的N2工藝要到2025年下半年才實現(xiàn)量產(chǎn)。

從時間上來看，英特爾將領先競爭對手一年。

英特爾作為第一家使用高數(shù)值孔徑工具進行大規(guī)模生產(chǎn)的公司，將引領晶圓廠工具生態(tài)系統(tǒng)的發(fā)展方向。

求穩(wěn)的臺積電首次使用GAA

臺積電計劃在2nm制程節(jié)點采用GAAFET晶體管，并在2026年發(fā)布的N2P工藝中引入Nanosheet GAA晶體管，同時搭載背面電源軌技術。制造過程仍依賴于現(xiàn)有的EUV光刻技術。

臺積電在2nm制程中首次應用GAAFET技術，該技術與3nm和5nm制程所采用的鰭式場效晶體管（FinFET）架構有所不同。

GAAFET架構以環(huán)繞閘極（GAA）制程為基礎，能夠解決FinFET因制程微縮導致的電流控制漏電等物理極限問題。

臺積電被視為一個保守但穩(wěn)健的制程技術開發(fā)者，傾向于在確保新技術成熟和可靠后進行部署，而非急于將新技術推向市場。

這種方法有助于降低技術失敗風險，提高芯片產(chǎn)量和質量，確?？蛻魸M意度。

臺積電謹慎的方法確保了制程技術的穩(wěn)定性和可預測性，為客戶提供高質量芯片。

此次采用GAA技術無疑是經(jīng)過充分準備和規(guī)劃，有望使2nm世代見證臺積電新一輪的發(fā)展壯大。

事實證明，臺積電穩(wěn)健的策略似乎對一切已有充分把握，并在EUV技術達到適當生產(chǎn)成本后，能從ASML手中獲得所需的EUV設備數(shù)量。

ASML高數(shù)值孔徑EUV光刻機的采購及生產(chǎn)成本過高，并不利于臺積電第一時間引入該技術以提升優(yōu)勢。

同時，臺積電與ASML幾乎同步開發(fā)高數(shù)值孔徑EUV技術，對設備的掌握度高，因此并不急于采購。但對于英特爾而言，這是不得不做出的選擇。

當前，英特爾采取的策略明智，一方面全力投入2nm節(jié)點所需的高數(shù)值孔徑EUV技術，另一方面在3nm等先進制程大量下單臺積電，形成進可攻退可守的姿態(tài)。

如果2nm技術能比臺積電更快推出且具備更好的良率，英特爾將延續(xù)傳統(tǒng)榮耀，利用先進制造工藝在產(chǎn)品上擊敗競爭對手。

明年英特爾剝離代工制造業(yè)務僅是開始，無論2nm技術投入成敗，最終都將成為寶貴資產(chǎn)。

將決定英特爾未來代工走向

英特爾在2納米技術領域的先發(fā)制人，不僅旨在在后發(fā)先至的戰(zhàn)略中占據(jù)優(yōu)勢，更是決定了其未來代工業(yè)務走向的關鍵因素。

2納米技術的量產(chǎn)對英特爾的未來發(fā)展具有決定性的影響，也是其對臺積電發(fā)起進攻的成功與否的關鍵節(jié)點。

若英特爾在2納米節(jié)點上率先取得優(yōu)勢，能比臺積電更快速提升良品率，將成為首家采用高數(shù)值孔徑EDU并啟動大規(guī)模生產(chǎn)的公司。

這有望獲得部分客戶的認可和訂單，進而推動其IDM2.0戰(zhàn)略的順利推進，有望在未來的代工市場中超越三星，邁向新的巔峰。

想趕超就要面臨競爭風險

然而，英特爾當前面臨的挑戰(zhàn)依然艱巨。一方面，高數(shù)值孔徑EUV的成本持續(xù)高企，試產(chǎn)的高數(shù)值孔徑EUV光刻機的造價成本更是超過3億美元。

另一方面，高數(shù)值孔徑EUV設備本身還存在諸多難題，如光源的可支持光子散粒噪聲、0.55NA小焦點深度的解決方案、計算光刻能力、掩膜制造和計算基礎設施，這些都需要英特爾投入大量時間和精力去不斷優(yōu)化。

雖然工藝領先至關重要，但在代工行業(yè)，客戶支持同樣不可或缺。若英特爾能在合理時間內完成BPD版本，并吸引更多客戶，這將成為其新的代工收入來源。

然而，在與業(yè)界巨頭如臺積電的競爭中，英特爾需要關注大量客戶芯片的生產(chǎn)，這將是其持續(xù)成功的關鍵。

結尾：

盡管臺積電在NA EUV光刻機方面遭遇失利，但這并不意味著其喪失了光刻機領域的優(yōu)勢。

事實上，臺積電依然具備眾多優(yōu)勢，能夠鞏固其在半導體產(chǎn)業(yè)的領先地位。

盡管英特爾已率先下單，但要真正迎頭趕上并超越臺積電，仍需付出更多的努力和時間。

這兩家公司的競爭將更加白熱化，同時也會推動半導體產(chǎn)業(yè)的繁榮與發(fā)展。

部分資料參考：

半導體產(chǎn)業(yè)縱橫：《2nm戰(zhàn)役，臺積電開始防守》，解碼Decode：《用臺積電的方式打敗臺積電》，梓豪談芯：《英特爾豪賭High-NA EUV彎道超車 臺積電為何不慌?》，電子工程專輯：《臺積電 PK 英特爾：2nm工藝，哪家強？》，芝能智芯：《英特爾和臺積電的工藝競賽：18A與N2》