加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入
  • 正文
    • ? 開(kāi)機(jī)階段閃屏
    • TF卡無(wú)法識(shí)別
    • ? 以太網(wǎng)匹配電阻
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

ZLG嵌入式筆記 | 電路設(shè)計(jì)中那些不能隨便添加的元器件(連載08)

12/19 16:07
339
閱讀需 6 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

導(dǎo)讀

電路設(shè)計(jì)中,為了降低成本而忽視ESD防護(hù)和隔離設(shè)計(jì)可能導(dǎo)致嚴(yán)重后果。本文將探討因不當(dāng)添加元件而引發(fā)的電路問(wèn)題,并逐一解析這些問(wèn)題,提供實(shí)用的解決方案,以確保電路設(shè)計(jì)的可靠性和穩(wěn)定性。

電路設(shè)計(jì)中,有的為了降低成本,沒(méi)有進(jìn)行任何ESD防護(hù)和隔離設(shè)計(jì),這是不行的,為了提高可靠性和穩(wěn)定性,增加保護(hù)器件,或者增強(qiáng)驅(qū)動(dòng)能力是常用方法。但稍有不慎,就有可能適得其反,在一些關(guān)鍵電路上,增加一些元件后,會(huì)帶來(lái)很大的負(fù)面影響:

    如果添加的元件對(duì)電路時(shí)序產(chǎn)生了影響,這樣的器件最好不要加。在總線時(shí)鐘信號(hào)線上增加了ESD保護(hù)器件,但器件選型沒(méi)做好容性控制,這樣會(huì)引起時(shí)鐘信號(hào)波形畸變,影響正常通信;在總線源端加22Ω電阻也是常用設(shè)計(jì)手段,但這一定要考慮總線整體電路。如果核心板上已經(jīng)放置了22Ω的電阻,則在底板上則不需要再串聯(lián)電阻,否則也會(huì)引起工作異常。

? 開(kāi)機(jī)階段閃屏

1. 現(xiàn)象描述

儀器設(shè)備在上電后在BootLoader和內(nèi)核兩個(gè)階段出現(xiàn)閃屏現(xiàn)象。

先從軟件方面著手,通過(guò)延遲打開(kāi)背光,但并未完全解決,通過(guò)示波器觀察,背光控制部分有明顯延遲。

再?gòu)?a class="article-link" target="_blank" href="/tag/%E7%A1%AC%E4%BB%B6/">硬件著手分析,拿到的設(shè)備背光控制電路如圖1所示,通過(guò)示波器觀察,在設(shè)備上電時(shí)LCD_BK引腳會(huì)有一個(gè)高電平脈沖,之后維持低電平,最后階段為20KHz的PWM波。

圖1 客戶的LCD背光控制電路

2. 分析過(guò)程

根據(jù)以上現(xiàn)象基本可以判斷為上電時(shí)序問(wèn)題,通過(guò)測(cè)量也可以發(fā)現(xiàn)VDD_5V早于VDD_3V3上電。當(dāng)VDD_5V上電時(shí),VDD_3V3未上電,系統(tǒng)沒(méi)有啟動(dòng),GPIO處于高組態(tài),因此Q1的1、2引腳電平相同,Q1處于關(guān)斷狀態(tài),LCD_BK信號(hào)會(huì)被R3拉高,導(dǎo)致背光被點(diǎn)亮,而當(dāng)系統(tǒng)啟動(dòng)后,GPIO會(huì)輸出低電平,控制背光關(guān)閉,由此出現(xiàn)屏閃現(xiàn)象。

查看背光驅(qū)動(dòng)芯片手冊(cè),使能引腳高電平閾值為1.5V,如圖2所示,無(wú)需進(jìn)行電平轉(zhuǎn)換,元件Q1是多余的,直接使用3.3V GPIO既可驅(qū)動(dòng)。

圖2 使能引腳高電平閾值

3. 解決措施

去掉R1、R2、R3和Q1,并且把Q1的2、3引腳短接,設(shè)備上電啟動(dòng)時(shí)不會(huì)再出現(xiàn)閃屏現(xiàn)象。

TF卡無(wú)法識(shí)別

1. 現(xiàn)象描述

這現(xiàn)象比較常見(jiàn)于TF卡所有信號(hào)線都加上了ESD保護(hù)器件的情形,常見(jiàn)問(wèn)題為ESD器件選型不正確。

2.?分析過(guò)程

以圖3所示的原理圖為例進(jìn)行分析。

圖3 TF卡一般電路圖

SD2.0對(duì)ESD器件寄生電容的要求為小于9pF,首先查看該ESD器件(PESD3V3L4UG)數(shù)據(jù)手冊(cè),發(fā)現(xiàn)該ESD器件寄生電容最高可到28pF(參見(jiàn)圖 4),超過(guò)了SD2.0對(duì)寄生電容的要求。

圖4 PESD3V3L4UG的寄生電容3. 解決措施斷開(kāi)CLK線上的ESD器件,或者換用小寄生電容的DT1446-04S-7,該器件寄生電容僅為0.65pF(參見(jiàn)圖5),替換上去后TF卡正常識(shí)別。

圖5 DT1446-04S-7的寄生電容

? 以太網(wǎng)匹配電阻

1. 現(xiàn)象描述

核心板上以太網(wǎng)TX_CLK信號(hào)線已有22Ω的源端電阻,客戶在底板也加了22Ω的匹配電阻,引起以太網(wǎng)通信不穩(wěn)定。

2. 分析過(guò)程

將同一塊核心板插到評(píng)估板上,以太網(wǎng)通信正常,基本定位是底板原因。而后檢查底板以太網(wǎng)電路原理圖,發(fā)現(xiàn)TX_CLK引腳串接了22Ω匹配電阻。而致遠(yuǎn)電子官網(wǎng)給出的以太網(wǎng)參考電路里沒(méi)有加匹配電阻,顯然用戶沒(méi)有按照參考電路來(lái)設(shè)計(jì)。

圖6 新能源

3. 解決措施

將底板的22Ω電阻換為0Ω,以太網(wǎng)即可正常通信。

4. 總結(jié)

以太網(wǎng)PHY和處理器端的數(shù)據(jù)線和控制信號(hào)要注意阻抗匹配,避免信號(hào)反射。在設(shè)計(jì)原理圖時(shí),一般建議源端串聯(lián)22~33Ω電阻。但是,部分核心板已經(jīng)在源端串接匹配電阻,設(shè)計(jì)底板時(shí)就不需要串接匹配電阻。使用核心板開(kāi)發(fā)新產(chǎn)品時(shí),建議參考致遠(yuǎn)電子官方硬件設(shè)計(jì)參考電路。

ZLG創(chuàng)新性CPM核心板

RZ/G2UL、RZ/G2L處理器

1.0/1.2GHz主頻

Cortex?-A55+Cortex?-M33

參考價(jià)格:99元起

致遠(yuǎn)電子

致遠(yuǎn)電子

廣州致遠(yuǎn)電子股份有限公司成立于2001年,注冊(cè)資金5000萬(wàn)元,國(guó)家級(jí)高新技術(shù)認(rèn)證企業(yè),廣州市高端工控測(cè)量?jī)x器工程技術(shù)研究開(kāi)發(fā)中心,Intel ECA全球合作伙伴和微軟嵌入式系統(tǒng)金牌合作伙伴。

廣州致遠(yuǎn)電子股份有限公司成立于2001年,注冊(cè)資金5000萬(wàn)元,國(guó)家級(jí)高新技術(shù)認(rèn)證企業(yè),廣州市高端工控測(cè)量?jī)x器工程技術(shù)研究開(kāi)發(fā)中心,Intel ECA全球合作伙伴和微軟嵌入式系統(tǒng)金牌合作伙伴。收起

查看更多

相關(guān)推薦

電子產(chǎn)業(yè)圖譜