2
?
新的芯片架構(gòu)和封裝選擇，包括扇出和 2.5D 封裝正在改變多核設(shè)計的需求和應(yīng)用，以及用來解決更多棘手的問題。
之前提到過，內(nèi)核數(shù)量的增加并不一定會提高性能，且往往會因為加入了錯誤尺寸或種類的內(nèi)核而導(dǎo)致功耗的浪費(fèi)。半導(dǎo)體行業(yè)的確發(fā)生了一系列的重大改變，單從橫向來看，行業(yè)關(guān)注的焦點(diǎn)已經(jīng)從體系架構(gòu)轉(zhuǎn)向微體系架構(gòu)。高帶寬內(nèi)存和混合內(nèi)存的出現(xiàn)大大的降低了商業(yè)發(fā)展中的性能瓶頸，但依然存在一些揮之不去的問題，例如設(shè)計工具是否成熟以及這些設(shè)計是否能迅速的降低成本。
以上變革將對于內(nèi)核的采用和設(shè)計產(chǎn)生重要的影響，同樣也賦予了巨大的挑戰(zhàn)。此外，它們迫使系統(tǒng)架構(gòu)師更加深入的探究內(nèi)核究竟在怎樣的環(huán)境和應(yīng)用下能夠?qū)崿F(xiàn)最好的工作，以及是否具備更高的性價比和不可替代性。這就需要在設(shè)計前期產(chǎn)生更多的工作，因為很多內(nèi)核都可以調(diào)整大小，甚至用可滿足不同吞吐量的不同內(nèi)核來替代。通過后期的驗證，這些方法可能會帶來意想不到的結(jié)果。
NetSpeed Systems 首席執(zhí)行官、聯(lián)合創(chuàng)始人 Sundari Mitra 表示，“我們看到了不同的傳輸模式。次優(yōu)的方法就是調(diào)整所有內(nèi)核來滿足各項需求，或者滿足所有峰值需求。你需要做延遲和帶寬分析來使之更加異構(gòu)化，從而添加更多的‘what if’分析?！?/p>
這大致相當(dāng)于用一個聚合的貝爾曲線來取代單一的貝爾曲線，從而得到一個更詳細(xì)和準(zhǔn)確的設(shè)備運(yùn)轉(zhuǎn)分析圖。它代表了不同內(nèi)核和計算單元的綜合物理屬性，通過軟件的運(yùn)行來計算如何將這些內(nèi)核、內(nèi)存以及所有的單元組合在一起。
“多核系統(tǒng)的問題不在于可根據(jù)需求來調(diào)整的硬件?！盇ldec 公司軟件部門經(jīng)理 Zibi Zalewski 表示，“問題主要在軟件這一側(cè)——即如何在應(yīng)用中使多維處理更高效，這也是工程師們開始采用 FPGA 加速算法來取代多核處理器的原因之一。FPGA 解決了軟件開發(fā)者在編譯器和 C 語言中的加速問題。英特爾和 Altera 的合并也證明了這一趨勢，即傳統(tǒng)處理器和 FPGA 的結(jié)合可以帶來無限加速的解決方案?！?/p>
FPGA 廠商都在擁抱 2.5D 封裝，但并不是為了性能考慮。賽靈思和 Altera 采用了四核互聯(lián)的方式來提高產(chǎn)品獲益，因為更小的芯片要比一個單芯片擁有更大收益。這樣的方式直接消除了一核拆分成四核所帶來的性能損耗。
在 ASIC 的世界，先進(jìn)封裝技術(shù)的焦點(diǎn)已經(jīng)放到了更高的時鐘速率上，因為動態(tài)功耗、漏電流以及熱效應(yīng)在一個封裝內(nèi)更容易被隔離。扇出和 2.5D 封裝相比平面結(jié)構(gòu)提供了更高的傳輸速率，并且對電阻和電容的性能也產(chǎn)生了直接影響。
“你采用的內(nèi)核越多，需要的存儲器訪問入口就越多?！?ASIC 市場總監(jiān) Bill Isaacson 表示，“這就給 ASIC 以及 ASIC 的路由選擇能力帶來了很大的壓力，特別是當(dāng)你需要分區(qū)設(shè)計的時候?！?/p>
與非網(wǎng)編譯，禁止轉(zhuǎn)載！
更多有關(guān)多核的資訊，歡迎訪問 與非網(wǎng)多核技術(shù)專區(qū)
