可驗(yàn)證AI開啟EDA新時(shí)代，引領(lǐng)半導(dǎo)體產(chǎn)業(yè)變革

探究當(dāng)今產(chǎn)業(yè)背景和科技潮流中半導(dǎo)體產(chǎn)業(yè)所面臨的挑戰(zhàn)與變革時(shí)，不難發(fā)現(xiàn)，一個(gè)至關(guān)重要的轉(zhuǎn)折點(diǎn)已經(jīng)發(fā)生——人工智能（AI）的崛起正以前所未有的力量，對(duì)電子設(shè)計(jì)自動(dòng)化（EDA）乃至整個(gè)半導(dǎo)體產(chǎn)業(yè)帶來顛覆性的變革。

半導(dǎo)體驅(qū)動(dòng)的產(chǎn)品和系統(tǒng)需求在急劇增長(zhǎng)，與此同時(shí)，業(yè)界始終在追求更小型、更高效、更快速的技術(shù)，這些都促使IC工藝與封裝技術(shù)加速革新，芯片設(shè)計(jì)復(fù)雜度呈指數(shù)級(jí)增長(zhǎng)，進(jìn)而對(duì)傳統(tǒng)的設(shè)計(jì)方法和工具提出了嚴(yán)峻考驗(yàn)。與此同時(shí)，全球供應(yīng)鏈的復(fù)雜性、市場(chǎng)需求的快速變化、半導(dǎo)體工程師人才缺口等，無不在挑戰(zhàn)著全球半導(dǎo)體產(chǎn)業(yè)的脈動(dòng)節(jié)奏。

正是在這樣的背景下，AI憑借其強(qiáng)大的數(shù)據(jù)處理能力、自我學(xué)習(xí)能力和優(yōu)化算法，逐步滲透到EDA和半導(dǎo)體產(chǎn)業(yè)的各個(gè)環(huán)節(jié)，從設(shè)計(jì)優(yōu)化、制程優(yōu)化到快速驗(yàn)證等環(huán)節(jié)，AI不僅能夠提高開發(fā)效率和精準(zhǔn)度，甚至還在生產(chǎn)流程自動(dòng)化、質(zhì)量控制等方面展現(xiàn)出巨大潛力。通過賦能EDA領(lǐng)域，AI將為芯片設(shè)計(jì)帶來革命性變化，全面推動(dòng)半導(dǎo)體產(chǎn)業(yè)的變革與升級(jí)。

AI如何助力EDA應(yīng)對(duì)挑戰(zhàn)？

電子系統(tǒng)的能力和復(fù)雜程度，與其所集成的晶體管數(shù)量是成正比的。業(yè)界對(duì)于單顆芯片可集成的晶體管數(shù)量的最新預(yù)期是2030年將達(dá)到1萬億個(gè)；相形之下，半導(dǎo)體工程師和技術(shù)人員短缺問題持續(xù)存在，據(jù)中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)預(yù)測(cè)，2024年中國(guó)行業(yè)人才總需求將達(dá)到79萬人左右，其中人才缺口將達(dá)到23萬人，芯片設(shè)計(jì)和制造業(yè)人才缺口都在10萬人左右。在急劇增加的晶體管數(shù)量面前，設(shè)計(jì)生產(chǎn)力差距成為一個(gè)日益嚴(yán)重的問題。

如何通過AI應(yīng)對(duì)這一挑戰(zhàn)？

將AI視作一種工具，導(dǎo)入傳統(tǒng)EDA軟件引擎、流程和工作流中，利用AI實(shí)現(xiàn)自動(dòng)化以及能夠驗(yàn)證利用AI獲得的結(jié)果非常重要。西門子EDA認(rèn)為，可驗(yàn)證、可追溯和開放性是EDA應(yīng)用對(duì)AI的核心需求。

當(dāng)前，西門子EDA通過在整個(gè)設(shè)計(jì)流程中引入AI，實(shí)現(xiàn)了EDA性能的顯著提升，包括減少設(shè)計(jì)時(shí)間、提高驗(yàn)證效率優(yōu)化測(cè)試和良率分析能力，以及增強(qiáng)用戶交互體驗(yàn)等方面。

例如可用于復(fù)雜SoC系統(tǒng)驗(yàn)證的Veloce硬件仿真加速器平臺(tái)、IC功能設(shè)計(jì)方面數(shù)字驗(yàn)證的Questa、定制IC驗(yàn)證平臺(tái)Solido、DFT工具Tessent，以及系統(tǒng)設(shè)計(jì)的HyperLynx、Xpedition等工具，都可實(shí)現(xiàn)不同程度的效率提升。此外，還有用于IC物理驗(yàn)證的Calibre，和進(jìn)行失效診斷分析的Tessent YieldInsight等。通過這一系列的改進(jìn)，西門子EDA可幫助客戶加快產(chǎn)品上市時(shí)間、降低成本，并且提高整體設(shè)計(jì)質(zhì)量。

AI賦能的西門子EDA工具

在西門子EDA解決方案中，AI主要用于三個(gè)不同重點(diǎn)領(lǐng)域：核心技術(shù)、流程優(yōu)化以及提供可擴(kuò)展的開放平臺(tái)，主要用于增強(qiáng)工程師能力、提高工程師的生產(chǎn)力，以及捕捉設(shè)計(jì)團(tuán)隊(duì)內(nèi)的知識(shí)。AI可用于更深入了解IC設(shè)計(jì)，從而幫助理解問題發(fā)生的根本原因，并避免未來可能出現(xiàn)的潛在問題。在這一實(shí)踐中，AI并非用于取代工程師，而是幫助工程師提高工作效率，并助力實(shí)現(xiàn)新的可能性。

AI推動(dòng)技術(shù)進(jìn)步

一段時(shí)間以來，傳統(tǒng)AI技術(shù)在EDA應(yīng)用中主要用于幫助處理海量數(shù)據(jù)，并通過圖表分析、強(qiáng)化學(xué)習(xí)或計(jì)算分析等方式，解決新產(chǎn)品導(dǎo)入（NPI）時(shí)出現(xiàn)的問題。而新型AI技術(shù)包括預(yù)測(cè)式AI和生成式AI模型技術(shù)的引入，開啟了更多可能性。

Calibre設(shè)計(jì)和制造解決方案利用AI為DRC/LVS/PEX/DFM檢查、良率分析、可靠性優(yōu)化以及光刻建模、RET和OPC提供了更快速、更準(zhǔn)確的工具，從而加速了從設(shè)計(jì)到大批量制造的NPI過程。

圖：Calibre智能IC設(shè)計(jì)軟件加速了復(fù)雜SoC設(shè)計(jì)中錯(cuò)誤的驗(yàn)證和調(diào)試。

圖：Veloce仿真結(jié)合AI功耗模型，提供了比傳統(tǒng)流程快多個(gè)數(shù)量級(jí)的高精度RTL設(shè)計(jì)功耗估算。

大語(yǔ)言模型和生成式AI也在改變EDA工具的使用方式。生成式AI更方便工程師保存和分享他們的知識(shí)，使提取跨領(lǐng)域信息自動(dòng)化，以及加快設(shè)計(jì)創(chuàng)建和系統(tǒng)優(yōu)化。

西門子EDA工具中的AI涵蓋一系列相互協(xié)同的技術(shù)，它們使得客戶能夠打造出更好的芯片和電子系統(tǒng)。例如，設(shè)計(jì)電路板系統(tǒng)時(shí)，Xpedition、HyperLynx和PADS Pro能夠借助即時(shí)機(jī)器學(xué)習(xí)模型，根據(jù)上一個(gè)指令來預(yù)測(cè)下一個(gè)指令。

AI賦能的工程師

AI還可在設(shè)計(jì)優(yōu)化中充當(dāng)指引者。所有這些技術(shù)都聚焦于為工程師賦能，讓他們能夠更快速、更高效地工作。例如，AI可以協(xié)助進(jìn)行系統(tǒng)級(jí)高階搜索乃至任務(wù)特定搜索，從而加速收斂。無論工程師的專業(yè)能力處于何種水平，AI都能為創(chuàng)建半導(dǎo)體設(shè)計(jì)提供新的見解和自動(dòng)化能力。

圖：AI可通過減少重復(fù)、單調(diào)的任務(wù)來使設(shè)計(jì)工程師能夠積累更多專業(yè)經(jīng)驗(yàn)。

AI簡(jiǎn)化設(shè)計(jì)流程

AI可以用于構(gòu)建新的流程和能力，用于實(shí)現(xiàn)對(duì)數(shù)據(jù)的全新理解，使得能夠做出以前未知但有價(jià)值的權(quán)衡，也可以用于更高效地執(zhí)行EDA領(lǐng)域中的現(xiàn)有任務(wù)。例如，Questa Verification IQ數(shù)字驗(yàn)證工具套件，使覆蓋率收斂速度更快。

圖：AI驅(qū)動(dòng)的Questa驗(yàn)證平臺(tái)能使所需的測(cè)試量大大減少，從而縮短收斂時(shí)間。

Solido Characterization Suite和Solido Design Environment能夠?qū)⑺璧尿?yàn)證減少幾個(gè)數(shù)量級(jí)，同時(shí)確保獲得質(zhì)量相同的結(jié)果。

圖：AI驅(qū)動(dòng)的Solido自定義驗(yàn)證工具能對(duì)模擬IC進(jìn)行更快速、更準(zhǔn)確的設(shè)計(jì)、驗(yàn)證和仿真。

Solido作為首批使用AI技術(shù)的一款EDA解決方案，所包括的Solido Simulation Suite、Solido Design Environment、Solido Characterization Suite 和 Solido IP Validation Suite等Solido工具可以配合使用，形成緊密整合、高效的EDA解決方案。

從IC設(shè)計(jì)到生產(chǎn)的整個(gè)過程中，西門子EDA工具通過利用AI實(shí)現(xiàn)自動(dòng)化、規(guī)?；c協(xié)作，大大提高了整個(gè)過程的運(yùn)行效率。

構(gòu)建開放安全的AI生態(tài)系統(tǒng)

在AI的助力下，芯片設(shè)計(jì)從概念到生產(chǎn)都在進(jìn)入一個(gè)全新的時(shí)代。西門子EDA與合作伙伴正在攜手進(jìn)行大力投入，以期在未來打造一個(gè)開放的AI生態(tài)系統(tǒng)，讓半導(dǎo)體設(shè)計(jì)人員和制造廠商能夠構(gòu)建可定制、可擴(kuò)展、可驗(yàn)證的AI工具及優(yōu)化流程。

在打造開放AI生態(tài)的過程中，西門子EDA將數(shù)據(jù)安全視作重要根基。在西門子EDA看來，數(shù)據(jù)的質(zhì)量和安全性至關(guān)重要，在提供帶有預(yù)訓(xùn)練AI模型的工具以處理客戶數(shù)據(jù)時(shí)，基于客戶數(shù)據(jù)構(gòu)建的模型始終由客戶自行控制，且并不會(huì)在未經(jīng)許可的情況下利用客戶數(shù)據(jù)來改進(jìn)模型。

下圖可以說明在西門子EDA AI解決方案中，是如何全面保障數(shù)據(jù)安全的。西門子EDA盡可能通過開放式標(biāo)準(zhǔn)數(shù)據(jù)格式和API來采集數(shù)據(jù)，強(qiáng)調(diào)數(shù)據(jù)采集和協(xié)同數(shù)據(jù)庫(kù)的重要性，并且，在AI/ML模型的預(yù)訓(xùn)練、提供安全的設(shè)計(jì)洞察、以及供應(yīng)鏈的優(yōu)化和管理等多個(gè)工作流中，來保護(hù)數(shù)據(jù)和設(shè)計(jì)安全。

基于這一套完整的、覆蓋全部關(guān)鍵要素所搭建起的平臺(tái)支持，客戶可以安全地利用其自有數(shù)據(jù)繼續(xù)構(gòu)建應(yīng)用層AI，這些數(shù)據(jù)包括EDA數(shù)據(jù)、源控制數(shù)據(jù)、流程數(shù)據(jù)以及其他一系列內(nèi)部數(shù)據(jù)。通過西門子EDA AI平臺(tái)，客戶可將其數(shù)據(jù)放心地集成到EDA工具中，以提取數(shù)據(jù)并根據(jù)需求進(jìn)行控制。

西門子EDA希望從IC設(shè)計(jì)需求出發(fā)，貫穿架構(gòu)、軟件（包括IC、Package、PCB以及MCAD等方面）、系統(tǒng)集成和驗(yàn)證以及制造等全流程，打造一個(gè)促進(jìn)創(chuàng)新、協(xié)作和效率的開放式平臺(tái)，最終構(gòu)建可信、可驗(yàn)證的AI平臺(tái)。

展望：半導(dǎo)體全生命周期進(jìn)一步提升AI能力

在AI的助力下，從概念到生產(chǎn)的芯片設(shè)計(jì)正進(jìn)入一個(gè)全新時(shí)代。

西門子EDA研發(fā)人員正與客戶積極合作，不僅要提升半導(dǎo)體設(shè)計(jì)和生產(chǎn)階段導(dǎo)入的能力，也要在半導(dǎo)體全生命周期中實(shí)現(xiàn)進(jìn)一步提升。通過與客戶密切合作，西門子EDA研發(fā)人員和支持團(tuán)隊(duì)能夠在傳統(tǒng)EDA之外，研究來自半導(dǎo)體設(shè)計(jì)過程的深刻知識(shí)與見解，從而致力于減少產(chǎn)品制造所需的時(shí)間和資源，同時(shí)提升工程設(shè)計(jì)能力，而這將有助于實(shí)現(xiàn)更加全面而深入的優(yōu)化。

未來，隨著AI助推半導(dǎo)體技術(shù)集成到全面的數(shù)字孿生中，一系列新的功能可望實(shí)現(xiàn)：比如實(shí)現(xiàn)精確仿真、個(gè)性化產(chǎn)品設(shè)計(jì)、自動(dòng)優(yōu)化、半導(dǎo)體供應(yīng)鏈優(yōu)化等等，從而更大程度推動(dòng)整個(gè)行業(yè)的進(jìn)步。