芯片開發(fā)的驗(yàn)證調(diào)試工具為何需要一場(chǎng)革命？

文︱王樹一

圖︱除注明外均來自芯華章

驗(yàn)證調(diào)試是辛苦活兒。除錯(cuò)（debug）要先找出錯(cuò)誤，但錯(cuò)誤通常只在特定場(chǎng)景下才能復(fù)現(xiàn)，當(dāng)工藝演進(jìn)到5納米及以下，超大芯片集成度動(dòng)輒超過百億晶體管時(shí)，遍歷各種場(chǎng)景來把錯(cuò)誤都揪出來就越來越難，所以驗(yàn)證工程師經(jīng)常面臨兩個(gè)直擊靈魂的問題：第一個(gè)是“什么時(shí)候能驗(yàn)完？”第二個(gè)是“芯片還有沒有bug（錯(cuò)誤）？”

這兩個(gè)問題都不好回答，驗(yàn)證任務(wù)量指數(shù)型增長(zhǎng)，但留給驗(yàn)證的時(shí)間并沒有得到相應(yīng)的增長(zhǎng)，芯片開發(fā)節(jié)奏仍是以十八個(gè)月到兩年左右為期。而芯片還有沒有bug更難以回答，用中興微電子有線系統(tǒng)部部長(zhǎng)賀志強(qiáng)的話來說就是：驗(yàn)證芯片沒有bug是證偽的過程，驗(yàn)證團(tuán)隊(duì)只能證明一顆芯片里存在（或存在過）bug，而不能證明一顆芯片沒有bug。

從芯片技術(shù)發(fā)展歷史來看，驗(yàn)證工作在整個(gè)芯片開發(fā)過程中的重要性與日俱增。據(jù)芯華章首席市場(chǎng)戰(zhàn)略官謝仲輝介紹，芯片設(shè)計(jì)早期并沒有專職驗(yàn)證工程師，設(shè)計(jì)中的大部分仿真驗(yàn)證工作都是由設(shè)計(jì)工程師或邏輯工程師來完成。但隨著芯片規(guī)模不斷增加，靠設(shè)計(jì)工程師兼顧難以應(yīng)對(duì)芯片驗(yàn)證調(diào)試工作量，于是專職驗(yàn)證工程師開始出現(xiàn)，并有了專門用于驗(yàn)證加速的硬件仿真設(shè)備。而今，在單塊芯片集成百億甚至千億晶體管的時(shí)代，驗(yàn)證調(diào)試工作量已經(jīng)遠(yuǎn)遠(yuǎn)超過設(shè)計(jì)工作量，驗(yàn)證成本占大型芯片開發(fā)成本的比例高達(dá)60%至80%，在典型的大規(guī)模處理器開發(fā)時(shí)，驗(yàn)證工程師與設(shè)計(jì)工程師比例可以達(dá)到5:1。

圖一、驗(yàn)證成本高漲

來源：Wilson研究集團(tuán)及Axiomise 2020年

而且對(duì)開發(fā)總成本在數(shù)千萬到數(shù)億美元的大規(guī)模芯片而言，容錯(cuò)空間更小了。在低成本時(shí)代，一款芯片數(shù)次改版之后才量產(chǎn)并不少見，但現(xiàn)在的巨型芯片，工程費(fèi)用高達(dá)數(shù)千萬到上億美元，可能要消耗上千工程師年才能流片，一旦有致命錯(cuò)誤需要改版來迭代，那就往往意味著失去了上市時(shí)間窗口。

因此，雖然在流片之前查清所有bug并不現(xiàn)實(shí)，但驗(yàn)證調(diào)試工作還是需要用足夠高的覆蓋率來實(shí)現(xiàn)最小流片次數(shù)，比如一次流片即可量產(chǎn)。覆蓋率高意味著工作量大，加人是加快驗(yàn)證工作的直接解決方法，不過在驗(yàn)證與設(shè)計(jì)比例已經(jīng)很高的當(dāng)下，再增加驗(yàn)證工程師人數(shù)并不一定能明顯提高驗(yàn)證工作的效率，因而從驗(yàn)證調(diào)試工具和驗(yàn)證方法學(xué)入手，通過仿真驗(yàn)證的技術(shù)創(chuàng)新來滿足超大芯片開發(fā)對(duì)驗(yàn)證工作的要求，就成了唯一的途徑。

在介紹新產(chǎn)品之前，芯華章研發(fā)副總裁林揚(yáng)淳，總結(jié)了當(dāng)前驗(yàn)證調(diào)試工具存在的一些亟待解決的問題。在筆者看來，主要有如下三點(diǎn)：

首先，傳統(tǒng)驗(yàn)證調(diào)試工具以功能實(shí)現(xiàn)為主，較少考慮工程師經(jīng)驗(yàn)的傳承與積累，工具智能化程度不夠，各企業(yè)主要以增長(zhǎng)的核對(duì)清單（check list）來實(shí)現(xiàn)經(jīng)驗(yàn)傳承。在人工智能時(shí)代，利用機(jī)器學(xué)習(xí)與云計(jì)算來更好地實(shí)現(xiàn)工程師經(jīng)驗(yàn)傳承，讓普通工程師可以利用工具來快速上手復(fù)雜芯片驗(yàn)證調(diào)試與開發(fā)，是一個(gè)迫切需要EDA廠商探索的方向。

其次，在傳統(tǒng)開發(fā)、驗(yàn)證、調(diào)試流程中，各工具之間的互連互通性差。不同EDA廠商的工具之間存在兼容性問題，即使同一廠商的工具，不同驗(yàn)證、測(cè)試手段也有兼容性問題。數(shù)據(jù)碎片化與結(jié)果兼容性差，易導(dǎo)致兩個(gè)情況，一個(gè)是不同環(huán)節(jié)銜接時(shí)需要很多重復(fù)性工作，一個(gè)是銜接過程中可能會(huì)遺漏某些bug。

第三，傳統(tǒng)工具對(duì)于驗(yàn)證調(diào)試的效率提升還存在瓶頸。如前所述，復(fù)雜大芯片開發(fā)中驗(yàn)證與設(shè)計(jì)人數(shù)比例已經(jīng)非常高，再增加人手對(duì)于驗(yàn)證效率提升的效果有限，因而需要從底層架構(gòu)上突破傳統(tǒng)方法對(duì)“機(jī)器力”的束縛，從而真正打開驗(yàn)證調(diào)試效率提升通道。

傳統(tǒng)驗(yàn)證調(diào)試工具，由于歷史包袱重，性能提升緩慢，越來越難滿足超大芯片開發(fā)對(duì)驗(yàn)證效率和覆蓋率的要求。對(duì)此，芯華章工程人員表示，革新已難以有效改善驗(yàn)證效率，必須來一場(chǎng)技術(shù)革命，才能打破當(dāng)前驗(yàn)證調(diào)試面臨的瓶頸。那么，芯華章的新產(chǎn)品昭曉（Fusion Debug）調(diào)試解決方案，能夠解決上述問題嗎？

謝仲輝給了正面答復(fù)，他表示，作為后來者，雖然綜合實(shí)力上與國(guó)際巨頭仍有差距，但芯華章也有后來者的優(yōu)勢(shì)。因?yàn)闆]有歷史包袱，所以芯華章可以從底層構(gòu)建一套適應(yīng)當(dāng)前與未來芯片開發(fā)需求的技術(shù)底座，以高壓縮比、高性能、統(tǒng)一且開放的數(shù)據(jù)格式為基礎(chǔ)，打通開發(fā)驗(yàn)證不同環(huán)節(jié)銜接時(shí)的隔閡，充分吸收EDA驗(yàn)證調(diào)試的歷史經(jīng)驗(yàn)，充分利用當(dāng)前成熟的機(jī)器學(xué)習(xí)與云計(jì)算技術(shù)，打造了一款集成了各種先進(jìn)技術(shù)，具備創(chuàng)新、易用和高性能的特點(diǎn)，而且提供開放的API接口，該工具既可獨(dú)立使用，還可以配合智V驗(yàn)證平臺(tái)的所有產(chǎn)品混合使用，體現(xiàn)出融合的真諦。

圖二、芯華章昭曉Fusion Debug特點(diǎn)

“從一開始，芯華章就秉持了跨平臺(tái)開發(fā)理念，我們從共性技術(shù)開始構(gòu)建，再賦能到具體產(chǎn)品線，”謝仲輝說，開放是芯華章產(chǎn)品的基因，希望芯片開發(fā)生態(tài)伙伴都能享受到芯華章的技術(shù)紅利，“不僅是波形數(shù)據(jù)庫(kù)，包括電路邏輯數(shù)據(jù)庫(kù)、覆蓋率數(shù)據(jù)庫(kù)我們都提供了開放的API接口，芯華章EDA 2.0的理念就是通過開放的標(biāo)準(zhǔn)接口共建生態(tài)，將驗(yàn)證、調(diào)試、設(shè)計(jì)各環(huán)節(jié)的工具打通，發(fā)揮一加一大于二的效益，這是我們能做到后發(fā)先至的一個(gè)原因。”

如前所述，數(shù)據(jù)格式不通用是當(dāng)前設(shè)計(jì)、驗(yàn)證、調(diào)試的一大痛點(diǎn)。芯華章的統(tǒng)一數(shù)據(jù)式如下圖所示，其中XCDB存儲(chǔ)了設(shè)計(jì)中 HDL信息，XNDB記錄了設(shè)計(jì)分析的網(wǎng)表， XEDB壓縮存儲(chǔ)了信號(hào)波形，XCovDB則記錄了覆蓋率。所有芯華章的產(chǎn)品，都能夠讀寫共享數(shù)據(jù)庫(kù)，因此避免了耗時(shí)又容易出錯(cuò)的數(shù)據(jù)傳輸。同時(shí)也提供了公開、標(biāo)準(zhǔn)的API，以提升不同廠商之間的產(chǎn)品相容性。例如，XCDB API不僅效率高，更大大地提升了不同產(chǎn)品之間的波形共享。

圖三、芯華章昭曉Fusion Debug特點(diǎn)

波形數(shù)據(jù)由于體積較大，因而其對(duì)壓縮率和讀寫速度的要求很高，芯華章XEDB數(shù)據(jù)格式的壓縮率如下圖所示。

圖四、XEDB數(shù)據(jù)格式壓縮率測(cè)試

XEDB數(shù)據(jù)格式的性能表現(xiàn)如下圖所示。

圖五、分布式XEDB性能測(cè)試

林揚(yáng)淳在其發(fā)言的最后，強(qiáng)調(diào)工具智能化的重要性，他表示，調(diào)試在整個(gè)驗(yàn)證過程中最耗時(shí)，也最勞心勞力，因?yàn)樗鴮?shí)需要經(jīng)驗(yàn)，需要智慧，這正是機(jī)器學(xué)習(xí)的用武之地。在回歸調(diào)試、異常監(jiān)測(cè)、智能診斷等多個(gè)常見的調(diào)試場(chǎng)景中，機(jī)器學(xué)習(xí)都有很好的發(fā)揮空間，而機(jī)器學(xué)習(xí)的基礎(chǔ)是要有海量的資料，芯華章的通用數(shù)據(jù)庫(kù)無疑將是驗(yàn)證工具機(jī)器學(xué)習(xí)實(shí)施的理想平臺(tái)。林揚(yáng)淳說：“展望未來，我們深信Fusion Debug是驗(yàn)證調(diào)試的最佳選擇”。