使用FPGA的電子骰子，隨機(jī)數(shù)生成

電子骰子或1至6（3位）的隨機(jī)數(shù)生成器。使用FPGA將隨機(jī)數(shù)顯示在共陽(yáng)極7段顯示屏上。

硬件組件：

MINI_SP6-SPARTAN 6 FPGA開(kāi)發(fā)板×1個(gè)

USB-A至Mini-USB電纜×1個(gè)

共陽(yáng)極7段顯示×1個(gè)

面包板（通用）×1個(gè)

公/母跳線(xiàn)×1個(gè)

軟件應(yīng)用程序和在線(xiàn)服務(wù)：

Xilinx軟件開(kāi)發(fā)套件

VHDL實(shí)現(xiàn)從1到6（3位）的隨機(jī)數(shù)生成器。隨機(jī)數(shù)顯示在共陽(yáng)極7段顯示器上。因此，它可以用作電子骰子。在Xilinx Spartan 6 FPGA上實(shí)現(xiàn)。.vhd是VHDL文件。ucf是用戶(hù)實(shí)現(xiàn)文件。用.ucf文件中的引腳分配FPGA上的IO引腳。隨機(jī)數(shù)的生成是通過(guò)在時(shí)鐘脈沖處對(duì)位向量進(jìn)行連續(xù)XOR操作來(lái)完成的。該項(xiàng)目可以用來(lái)代替Ludo游戲中使用的傳統(tǒng)骰子。