加入星計(jì)劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

EDA設(shè)計(jì)

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

電路方案

查看更多

設(shè)計(jì)資料

查看更多
  • 模擬電路與開源EDA工具簡介 - Xschem, Netgen, Ngspice, Magic
    本文討論了模擬電路設(shè)計(jì)與開源電子設(shè)計(jì)自動化（EDA）工具的結(jié)合，強(qiáng)調(diào)了它們在設(shè)計(jì)和仿真過程中的重要作用。模擬電路，如CMOS反相器，是電子學(xué)的基礎(chǔ)，需要精確的布局和驗(yàn)證。像Magic VLSI、Xschem和KLayout這樣的工具為創(chuàng)建和驗(yàn)證這些電路提供了便捷的解決方案。例如，由PMOS和NMOS晶體管組成的CMOS反相器展示了如何使用這些工具來確保設(shè)計(jì)的準(zhǔn)確性和功能性。這些開源工具的集成提升了模擬電路開發(fā)的效率和精度。
  • 干貨！PCB布局&布線九大最全要點(diǎn)~
    干貨！PCB布局&布線九大最全要點(diǎn)~
    使用EDA設(shè)計(jì)時，首先進(jìn)行PCB的規(guī)則設(shè)置，一般規(guī)則設(shè)置比較重要的有間距設(shè)置、物理規(guī)則、平面規(guī)則、網(wǎng)絡(luò)設(shè)置。分別展示立創(chuàng)EDA和Allegro的規(guī)則設(shè)置界面。
  • 合見工軟：雙輪驅(qū)動，多維演進(jìn)——國產(chǎn)EDA的進(jìn)階之路
    EDA是集成電路設(shè)計(jì)工業(yè)軟件，應(yīng)用于芯片的設(shè)計(jì)、制造、封測、封裝等多個環(huán)節(jié)，承擔(dān)著電路設(shè)計(jì)、電路驗(yàn)證和性能分析等多項(xiàng)芯片開發(fā)過程中的核心工作，可以說是半導(dǎo)體產(chǎn)業(yè)的根基。作為關(guān)鍵基礎(chǔ)軟件，我國EDA的發(fā)展不僅需要解決關(guān)鍵受限問題，也需要形成技術(shù)優(yōu)勢，從而打造新一代的世界級工業(yè)軟件。 在這些趨勢和機(jī)遇下，國產(chǎn)EDA企業(yè)逐漸嶄露頭角。上海合見工業(yè)軟件集團(tuán)有限公司作為其中的一員，定位于自主創(chuàng)新的高性能工業(yè)
  • 大模型風(fēng)暴“卷”至芯片設(shè)計(jì)
    大模型風(fēng)暴“卷”至芯片設(shè)計(jì)
    大模型帶來的AI算力風(fēng)暴已經(jīng)蔓延至芯片設(shè)計(jì)領(lǐng)域。英偉達(dá)創(chuàng)始人兼首席執(zhí)行官黃仁勛認(rèn)為芯片制造是加速計(jì)算和AI計(jì)算的“理想應(yīng)用”；AMD首席技術(shù)官M(fèi)ark Papermaster透露，目前AMD在半導(dǎo)體設(shè)計(jì)、測試與驗(yàn)證階段均已開始應(yīng)用AI，未來計(jì)劃在芯片設(shè)計(jì)領(lǐng)域更廣泛地使用生成式AI；日本半導(dǎo)體企業(yè)Rapidus社長小池淳義表示，將引進(jìn)人工智能和自動化技術(shù)。
  • 敏捷驗(yàn)證加速系統(tǒng)設(shè)計(jì)與架構(gòu)創(chuàng)新
    他山之石可以攻玉。綜合敏捷開發(fā)在其它行業(yè)的經(jīng)驗(yàn)，并結(jié)合其在芯片開發(fā)流程中的歷史、現(xiàn)狀，芯華章初步提出敏捷驗(yàn)證的主要發(fā)展目標(biāo)，以發(fā)展出下一代EDA 2.0的核心驗(yàn)證流程。 文章首發(fā)于《中國集成電路》，由國家工業(yè)和信息化部主管，中國半導(dǎo)體行業(yè)協(xié)會主辦的官方專業(yè)期刊。感謝《中國集成電路》對芯華章的認(rèn)可！ 敏捷開發(fā)理念在芯片開發(fā)中的應(yīng)用 1970年溫斯頓·羅伊斯（Winston Royce）提出了著名的開