加入星計劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

verilog

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。

Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。收起

查看更多
  • FPGA打磚塊小游戲
    FPGA打磚塊小游戲
    今天給大俠帶來在FPAG技術(shù)交流群里平時討論的問題答疑合集，以后還會多推出本系列，話不多說，上貨。Q：FPGA打磚塊小游戲，如何基于FPGA用verilog語言在Vivado平臺上寫打磚塊小游戲，最好能用到PS2與VGA。
  • emacs中怎樣折疊Verilog代碼
    emacs中怎樣折疊Verilog代碼
    在verilog編寫代碼時，可能模塊列表太長，或者變量定義列表太長，不容易看到代碼的重點。用代碼折疊功能可以大方便的看代碼、編寫代碼的效率。
    450
    11/10 09:55
  • FPGA新手，準(zhǔn)備FPGA大賽AMD基礎(chǔ)賽道如何選型？
    FPGA新手，準(zhǔn)備FPGA大賽AMD基礎(chǔ)賽道如何選型？
    Q：一個剛?cè)腴Tfpga沒多久的新手，想問問為了準(zhǔn)備fpga大賽amd的基礎(chǔ)賽道如何選型？編寫過32等單片機(jī)，現(xiàn)在把verilog學(xué)完了，手上有一塊altera颶風(fēng)四代學(xué)習(xí)板，但是現(xiàn)在需要買一塊amd（fpga/zynq）的板子練習(xí)一下vivado的使用等，順便作為比賽用的板子，想問問該怎么選型（比賽自選命題應(yīng)該偏向控制類，暫時沒定做什么項目）
  • 介紹幾個用emacs寫verilog的好用的插件
    介紹幾個用emacs寫verilog的好用的插件
    介紹幾個用emacs寫verilog的好用的插件，效率翻倍。projectile是以項目為單位進(jìn)行編輯插件。默認(rèn)會把git、mercurial hg的根目錄當(dāng)作項目根目錄，也可以手動創(chuàng)建一個.projectile的空文件作為項目根路徑的標(biāo)記。這里（https://docs.projectile.mx/projectile/index/html）有詳細(xì)介紹。
    1715
    10/17 16:59
  • Verilog HDL 會被淘汰嗎？
    Verilog HDL 會被淘汰嗎？
    今天給大俠帶來在FPAG技術(shù)交流群里平時討論的問題答疑合集（二十三），以后還會多推出本系列，話不多說，上貨。Q：Verilog會被淘汰嗎?現(xiàn)在hls越來越強大，hls有什么Verilog做不到的事情嗎，Verilog大家認(rèn)為是否會被淘汰呢，我現(xiàn)在一直在用Verilog做FPGA和asic，慌得一匹。