<dl id="x1okq"><dl id="x1okq"></dl></dl><input id="x1okq"></input>

點贊
5
分享

復制鏈接

新浪微博

微信/QQ掃碼

￥199.00

課程章節(jié)

1

Verilog RTL 編程實踐 01

時長 01:21:11

試看
2

Verilog RTL 編程實踐 02

時長 15:53
3

Verilog RTL 編程實踐 02-2

時長 47:42
4

Verilog RTL 編程實踐 03

時長 01:17:50
5

Verilog RTL 編程實踐 04

時長 01:13:54
6

Verilog RTL 編程實踐 05

時長 01:19:18
7

Verilog RTL 編程實踐 06

時長 01:43:46
8

Verilog RTL 編程實踐 07-1

時長 05:10
9

Verilog RTL 編程實踐 07-2

時長 32:35
10

Verilog RTL 編程實踐 08

時長 01:14:41
11

Verilog RTL 編程實踐 09

時長 49:18
12

Verilog RTL 編程實踐 10

時長 01:25:21
13

Verilog RTL 編程實踐 11

時長 01:29:43
14

Verilog RTL 編程實踐 12

時長 49:48
15

Verilog RTL 編程實踐 13

時長 01:16:04
16

Verilog RTL 編程實踐 14

時長 01:19:20
17

Verilog RTL 編程實踐 15

時長 56:37
18

Verilog RTL 編程實踐 16

時長 59:07
19

Verilog RTL 編程實踐 17

時長 51:18

初級

Verilog RTL 編碼實踐

2014/09/17 作者：啟芯工作室

28

5評論

閱讀需 1 分鐘

加入交流群

掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

課程簡介：

Verilog RTL 編程實踐最大的特點是工程實踐和代碼分析，適合數字集成電路設計人員學習，已達到快速掌握Verilog芯片設計語言，熟悉邏輯仿真和邏輯綜合技術的目的。該課程主要講授數字集成電路設計中常用的理論和技能，以及芯片設計中常遇到的仿真和綜合方法。該課程包含多個典型的數字電路設計實例：計數器，存儲器，狀態(tài)機，FIFO，串并轉換器等，尤其是數字電路設計中PLL設計應用，時序仿真中的延遲反標，可測試性設計以及功能仿真等實用技術。

該課程重點在于提高數字芯片設計的工程實踐能力，全面掌握Verilog設計數字電路的設計方法。學習完該課程可以勝任數字集成電路設計工程師的職位。

code.part1.rar

描述：code.part1.rar
code.part2.rar

描述：code.part2.rar
verilog_rtl_編程實踐.pdf

描述：verilog_rtl_編程實踐.pdf

原創(chuàng)聲明：本文為啟芯工作室原創(chuàng)內容，未經書面授權，不得以任何方式加以使用。轉載合作

人工客服
（售后/吐槽/合作/交友）

相關推薦

2024第十四屆松山湖中國IC創(chuàng)新高峰論壇
與非網
6790
05/15 10:00 直播
手把手教你用Verilog在FPGA上實現CNN
IC_菌
1.1萬
2022/08/22 課程
如何提高Verilog代碼編寫水平？
IC修真院
2822
03/08 09:50 資訊
IC設計服務新星崛起！擷發(fā)科技12月9日臺灣登錄興柜
電子科技世界
377
12/16 07:30 資訊
參會人數再創(chuàng)新高！ICCAD-Expo 2024圓滿落幕！
與非網編輯
556
12/13 07:13 資訊
FPGA打磚塊小游戲
FPGA技術江湖
729
12/06 12:30 資訊
倒計時一周！200位演講嘉賓，近萬名IC業(yè)界精英人士，300+展商亮相2萬平米專業(yè)展會！
與非網編輯
1097
12/05 07:17 資訊

電子產業(yè)圖譜

啟芯工作室

TA的熱門作品

<dl id="t0ijz"></dl>

<ol id="t0ijz"><strong id="t0ijz"></strong></ol>