3953
大家好，歡迎來到IC修真院。
現(xiàn)如今IC設(shè)計(jì)行業(yè)正值風(fēng)口，但還是有很多同學(xué)不清楚IC設(shè)計(jì)到底是什么？這個(gè)行業(yè)的全貌是怎樣的？更是不清楚自己適合其中的哪些崗位？ 今天，我們就一次來把這些問題回答清楚。
一、什么是IC設(shè)計(jì)？
IC是Integrated Circuit的縮寫，即集成電路，是我們所說的芯片，IC設(shè)計(jì)就是芯片設(shè)計(jì)。 這里就需要科普一個(gè)概念：一顆芯片是如何誕生的？ 就目前來說，有兩種芯片產(chǎn)出的模式。
1、一條龍全包 IC制造商（IDM）自行設(shè)計(jì)，由自己的產(chǎn)業(yè)線進(jìn)行加工、封裝、測試、最終產(chǎn)出芯片。
2、環(huán)節(jié)組合 IC設(shè)計(jì)公司（Fabless）與IC制造公司（Foundry）相結(jié)合，設(shè)計(jì)公司將最終確定的物理版圖交給Foundry加工制造，封裝測試則交給下游廠商。 而IC設(shè)計(jì)，即上游設(shè)計(jì)中所處的部分。
二、IC設(shè)計(jì)的具體流程是怎樣的？
源于對處理信號類型的不同，芯片主要分為數(shù)字（Digital）與模擬（Analog）兩大類。 芯片設(shè)計(jì)這個(gè)環(huán)節(jié)分為前端和后端兩部分，但崗位并不只是兩個(gè)這么簡單，這個(gè)下面會(huì)講，以數(shù)字IC舉例。
如果要給小白解釋的話，可以這樣簡單的講： 設(shè)計(jì)一款芯片，明確需求（功能和性能）之后，先由架構(gòu)工程師設(shè)計(jì)架構(gòu)，得出芯片設(shè)計(jì)方案，前端設(shè)計(jì)工程師形成RTL代碼，驗(yàn)證工程師進(jìn)行代碼驗(yàn)證，再通過后端設(shè)計(jì)工程師和版圖工程師生成物理版圖。
設(shè)計(jì)環(huán)節(jié)到此為止，后面則是制造和封測環(huán)節(jié)。
物理版圖以GDSII的文件格式交給Foundry（臺(tái)積電、中芯國際這類公司）在晶圓硅片上做出實(shí)際的電路，再進(jìn)行封裝和測試，就得到了芯片。
如果要專業(yè)一點(diǎn)來講解的話： 數(shù)字前端以設(shè)計(jì)架構(gòu)為起點(diǎn)，以生成可以布局布線的網(wǎng)表為終點(diǎn)，是用設(shè)計(jì)的電路實(shí)現(xiàn)需求。主要包括RTL編程和仿真，前端設(shè)計(jì)還可以劃分為IC系統(tǒng)設(shè)計(jì)、驗(yàn)證、綜合、STA、邏輯等值驗(yàn)證 (equivalence check)。其中IC系統(tǒng)設(shè)計(jì)最難掌握，它需要多年的IC設(shè)計(jì)經(jīng)驗(yàn)和熟悉那個(gè)應(yīng)用領(lǐng)域，就像軟件行業(yè)的系統(tǒng)架構(gòu)設(shè)計(jì)一樣，而RTL編程和軟件編程相當(dāng)。
數(shù)字后端以布局布線為起點(diǎn)，以生成可以可以送交foundry進(jìn)行流片的GDSⅡ文件為終點(diǎn)。 根本目的是將設(shè)計(jì)的電路制造出來，在工藝上實(shí)現(xiàn)想法。后端設(shè)計(jì)包括芯片封裝和管腳設(shè)計(jì)，floorplan，電源布線和功率驗(yàn)證，線間干擾的預(yù)防和修正，時(shí)序收斂，自動(dòng)布局布線、STA，DRC，LVS等，要求掌握和熟悉多種EDA工具以及IC生產(chǎn)廠家的具體要求。
三、芯片設(shè)計(jì)環(huán)節(jié)上的崗位劃分
上面提到，目前芯片主要分為數(shù)字和模擬兩個(gè)方向，而不同方向也對應(yīng)不同的崗位。 相應(yīng)的流程中每個(gè)環(huán)節(jié)，都需要不同職能的工程師，同樣以數(shù)字芯片設(shè)計(jì)為例。
系統(tǒng)架構(gòu)師
即芯片設(shè)計(jì)職業(yè)發(fā)展的天花板，經(jīng)驗(yàn)決定能力的高級崗位，一般需要十年的數(shù)字IC全流程經(jīng)驗(yàn)。 工作內(nèi)容：定義芯片Spec、搭建頂層架構(gòu)并建模、高層次仿真、制定設(shè)計(jì)分工。 薪資水平：百萬起步。
前端設(shè)計(jì)工程師
將架構(gòu)師的spec通過Verilog硬件描述語言設(shè)計(jì)RTL代碼，完成各模塊的功能。 任職要求：熟悉邏輯設(shè)計(jì)，熟悉數(shù)字芯片IP模塊，熟練掌握Verilog HDL語言 薪資水平：以今年應(yīng)屆生行情來看，起薪20W-40W。 后面所提到的功能驗(yàn)證、后端設(shè)計(jì)及DFT，薪資基本與設(shè)計(jì)一致，只是后續(xù)職業(yè)發(fā)展不同罷了。
功能驗(yàn)證工程師
為前端設(shè)計(jì)做設(shè)計(jì)的代碼進(jìn)行糾錯(cuò)，查找可能存在的問題和漏洞，確保RTL設(shè)計(jì)滿足芯片需求且且能正常運(yùn)行。 任職要求：熟悉驗(yàn)證工具，擅長軟件編程，了解SV和UVM。
后端設(shè)計(jì)工程師
將驗(yàn)證無誤的RTL代碼轉(zhuǎn)化為門級網(wǎng)表，進(jìn)行布局布線，時(shí)序分析，DRC/LVS等工作，在保證需求實(shí)現(xiàn)的基礎(chǔ)上減少面積，降低功耗。 任職要求：熟悉后端設(shè)計(jì)工具，熟悉版圖，了解芯片制造工藝。
DFT工程師
芯片內(nèi)部往往都自帶測試電路，DFT存在的意義是在設(shè)計(jì)時(shí)就考慮將來的測試，提高測試覆蓋率，縮短芯片測試時(shí)間。 崗位屬性決定了DFT的崗位需求并不像前三個(gè)那么多，相對冷門。 任職要求：熟悉DFT原理，流程，熟悉相關(guān)EDA工具。
版圖工程師
崗位內(nèi)容：根據(jù)后端工程師完成的電路設(shè)計(jì)圖，繪制版圖。 任職要求：熟練掌握版圖設(shè)計(jì)工具。 薪資水平：起薪10W-20W，版圖崗位當(dāng)前市場供原小于求，所以薪資還在不斷上升。
四、如何選擇適合自己的崗位？
這是99%的同學(xué)都會(huì)遇到的問題，也是大多數(shù)同學(xué)都會(huì)陷入誤區(qū)的問題。
一個(gè)成電微電子的同學(xué)，一開始竟然要學(xué)版圖，而一個(gè)天坑專業(yè)轉(zhuǎn)行的同學(xué)，張口就是要學(xué)前端設(shè)計(jì)，還有那種本來沖著數(shù)字設(shè)計(jì)崗位去的，最終做了FPGA的活。
這樣的例子比比皆是，一方面是缺乏對崗位的正確認(rèn)識(shí)，另一方面則是不了解市場要求。
先說設(shè)計(jì)，門檻最高。大多數(shù)公司會(huì)有專業(yè)或者學(xué)歷的限制，以IC修真院前端設(shè)計(jì)培訓(xùn)學(xué)員比例來說明，要么是微電子專業(yè)的科班同學(xué)，要么是知名985/211的相關(guān)專業(yè)碩士，后者還需要具備一定verilog基礎(chǔ)。
而驗(yàn)證和后端則是大多數(shù)轉(zhuǎn)行同學(xué)的選擇，以轉(zhuǎn)行難度來說，二者沒有區(qū)別，只是側(cè)重方向不同。驗(yàn)證考驗(yàn)代碼能力，如果之前接觸過其他編程語言，是會(huì)更好的入門；而后端則是考驗(yàn)邏輯能力和英語水平，畢竟要接觸的所有工具都是全英文的。
版圖作為門檻最低的崗位，最大的好處就是簡單易上手，為普通本科及大專的同學(xué)提供一個(gè)更好的就業(yè)方向，無論從薪資水平還是工作環(huán)境上，都是要比原有工作要好上許多的。而目前市面上IC設(shè)計(jì)公司對版圖崗位的招聘比例也是大專更多一些。
結(jié)語
以上即是芯片設(shè)計(jì)全流程，以及設(shè)計(jì)環(huán)節(jié)上的崗位職責(zé)劃分，希望可以幫助同學(xué)們更好的認(rèn)識(shí)IC行業(yè)，了解IC行業(yè)，最終成功進(jìn)入IC行業(yè)。
