幾十年來,英特爾等集成電路(IC)供應商都會設計一種將所有功能集成在同一片芯上的芯片,然而,隨著行業(yè)看到摩爾定律的放緩(芯片密度不再每兩年翻一番),擴展單片IC變得越來越困難和昂貴。這促使IC供應商轉(zhuǎn)向了“先進半導體封裝”。因此,先進封裝已被譽為下一代IC的關鍵基礎。
目前,應用先進封裝的領域不勝枚舉,人工智能(AI)、高性能計算、數(shù)據(jù)中心、自動駕駛汽車、5G都有它身影。而一些以技術(shù)見長的頭部玩家更是對先進封裝情有獨鐘,紛紛下場一顯身手。
什么是先進半導體封裝?
半導體封裝已經(jīng)存在了幾十年,第一批量產(chǎn)產(chǎn)品出現(xiàn)在20世紀70年代初。說實話,盡管封裝形式多種多樣,但萬變不離其宗,都是為了保護其中的芯。
半導體封裝技術(shù)——集成、封裝與互連
一般來說,封裝是制造半導體器件的最后兩個步驟——封測——之一,然后還要對器件進行測試。先進封裝的出現(xiàn)使這兩個步驟出現(xiàn)了分離,筆者認為,封裝變得更加獨立了,功能上已突破了原來的保護作用。
以IC封裝過程為例,首先要將IC裸片封裝在具有電觸點的支撐殼中。通過這種方式,用外殼保護IC裸片免受物理損傷和腐蝕的影響,同時將IC與PCB板上的其他器件連接在一起。
通用電子封裝有四個流程:一是半導體裸片;二是封裝IC(例如:CPU、內(nèi)存等),以及其他電氣/機械裝置(例如:電容器、電阻器、開關、天線等);三是板級封裝(例如:在PCB板上);四是最終的系統(tǒng)。
通用電子封裝
如前所述,由于摩爾定律的放緩和單片IC制造成本的顯著增加,IC供應商需要新的方法來設計能夠?qū)崿F(xiàn)高性能并同時保持成本效益的處理器。一種被稱為“小芯片(chiplet)”的新設計登上了舞臺,并日漸成為未來的關鍵趨勢。
小芯片的背后
人們發(fā)明小芯片的想法是想將單片IC“拆分”為多個功能塊,將功能塊重組為單獨的小芯片,然后在封裝級別“重新組裝”這些小芯片。理想情況下,基于小芯片設計的處理器應該具有與單片IC相同或更高的性能,但總的生產(chǎn)成本更低。
而封裝方法,特別是用于連接多個小芯片的封裝方法將會影響整個系統(tǒng)的性能,因此在小芯片設計中發(fā)揮著至關重要的作用。這些封裝技術(shù)包括2.5D IC、3D IC和高密度扇出晶圓級封裝等,都被歸類為“先進半導體封裝”。它們可以在單個基板上的不同工藝節(jié)點處合并多個小芯片,并且具有很小的凸點尺寸,能夠?qū)崿F(xiàn)更高的互連密度和更高的集成能力。
凸點大小的意義
1965年發(fā)明了第一個半導體封裝,此后封裝技術(shù)不斷發(fā)展?,F(xiàn)在,封裝技術(shù)多種多樣,從最廣泛使用的引線鍵合到最先進的3D IC。
哪些技術(shù)被歸類為先進半導體封裝呢?一種分類方法是根據(jù)凸點間距大小。較小的凸點間距尺寸意味著更多的I/O數(shù)和更高的互連密度,這是許多高計算應用所需要的特性。不同公司提供不同的封裝技術(shù),包括3D混合鍵合、3D微凸點、2.5D嵌入式硅橋、2.5D全硅中介層、2.5D扇出(有機中介層)、倒裝芯片、扇入等,不一而足。其最小凸點間距不盡相同,通常,將先進半導體封裝定義為凸點尺寸小于100μm的任何封裝。
I/O隨著凸點大小的減小而增加,例如:10μm凸點尺寸封裝技術(shù)可以提供大約400倍于200μm凸點尺寸封裝技術(shù)的I/O數(shù)。
臺積電開發(fā)的CoWoS(帶硅中介層的基板上晶圓芯片)
所謂異構(gòu)集成
異構(gòu)集成的基本概念是將多個有不同功能的組件組合在同一個封裝中。在某種意義上講,先進半導體封裝就是一種“異構(gòu)集成”,是指將IC到無源/有源電氣/機械組件的多個器件集成到一個封裝中,以此作為單個電子器件的封裝技術(shù)。
如下面的流程所示,先進半導體封裝是一種介于傳統(tǒng)IC FeOL(半導體制造)和BeOL(傳統(tǒng)封裝)之間的又一種封裝工藝。
先進半導體封裝流程
和通用電子封裝有四個流程相仿:一是封裝IC或裸片(例如:CPU、內(nèi)存等),電氣/機械裝置(例如:電容器、電阻器、開關、天線等);二是將多個IC或裸片和一些其他電氣/機械組件封裝到一個單獨的封裝中;三是板級封裝(例如:在PCB板上);四是最終系統(tǒng)。不同之處在于將第二步的集成內(nèi)容提前到了第一步。
異構(gòu)集成有點像系統(tǒng)級封裝(SiP),但它并不是將多顆裸片集成在基板上,而是將多個IP以小芯片的形式集成在基板上。其意義在于,將分開制造(不同制造工藝)的不同元件集成到更高級別的器件中,有助于增強功能并改進器件特性。
先進封裝的關鍵市場
IDTechEx“2023-2033年先進半導體封裝”報告指出,先進半導體封裝是下一代IC的關鍵基礎,將在四個關鍵市場發(fā)揮重要的作用:數(shù)據(jù)中心、5G、自動駕駛汽車和消費電子產(chǎn)品。采用的先進封裝技術(shù)包括2.5D嵌入式硅、2.5硅內(nèi)插器、2.5D(超)高密度扇出和3D管芯堆疊。
IDTechEx技術(shù)分析師Yu Han Chang博士認為,先進半導體封裝為以數(shù)據(jù)為中心的未來鋪平了道路。如今,數(shù)據(jù)在各個層面和幾乎每個行業(yè)都呈爆炸式增長,數(shù)字世界每秒鐘都會產(chǎn)生4000太字節(jié)的數(shù)據(jù),預計這一數(shù)字在未來只會上升,盡管不是大幅上升。
他指出,機器學習和AI等數(shù)據(jù)豐富的應用是數(shù)據(jù)中心、5G和自動駕駛汽車等廣泛應用的關鍵數(shù)據(jù)推動者。要運行這些應用,需要一個強大的處理器,其基礎是基于硅的集成電路的技術(shù)創(chuàng)新。言外之意,在摩爾定律不給力的前提下,先進封裝同樣可以被認為是一種技術(shù)創(chuàng)新。
服務器加速先進封裝單元出貨量趨勢
先進封裝直擊應用痛點
事實上先進封裝的意義已經(jīng)超出了封裝本身,封裝天線(AiP)就是一個典型的例子。AiP通過封裝技術(shù)將天線與芯片集成在封裝內(nèi),以實現(xiàn)系統(tǒng)級的無線功能,成為目前毫米波5G NR的首選封裝技術(shù)基準。
封裝天線技術(shù)將無源天線陣面、多種功能模塊與無源天線集成在一起,滿足了毫米波AiP解決方案中兩個關鍵要求:一是IC和天線之間的互連應在所需頻率范圍內(nèi)產(chǎn)生低插入損耗和可接受的回波損耗;二是尺寸應盡可能小。
三種常見天線集成方法中一些關鍵因素比較
未來的6G時代,片上/晶圓上天線(AoC/AoW)將進一步滿足新一代系統(tǒng)的微型化、多功能、高性能、低功耗、低成本等多種需求。
頭部玩家的先進封裝之舉
先進半導體封裝的參與者非常多,其解決方案涵蓋(超)高密度扇出(有機中介層)、3D片芯堆疊、2.5D硅中介層、2.5D嵌入式硅橋、3D堆疊存儲器等幾大類。
龍頭代工廠及其解決方案當然還是臺積電(InFO,集成扇出)、日月光(FOCoS,芯片后裝的基板上扇出芯片)、三星(2.5D RDL(再分布層))、Amkor Technology(S-SWIFT,高密度扇出線),也包括中國的長電科技(XDFOI,多維扇出封裝集成)。
從技術(shù)節(jié)點看,臺積電和三星2020年實現(xiàn)了4/5納米商用先進節(jié)點,英特爾是在2022年,更先進節(jié)點還在試驗和開發(fā)中。
這兩年AMD的奮起直追讓處理器兩大廠商之間的競爭進入了白熱化階段。據(jù)DigiTimes報道,2025年之前臺積電和格芯大概率仍然是AMD的主要代工合作伙伴。不過,AMD也會將三星放入供應鏈。
2020年底,AMD發(fā)布了GPU小芯片設計的新專利,其設計是將一個大型單片GPU拆分為幾個小芯片,并使用扇出封裝技術(shù)連接不同的片芯,但在基板上方添加一個小硅橋來連接兩個片芯(AMD高架扇出橋2.5D)。
AMD未來顯卡GPU小芯片設計
2023年初,AMD首發(fā)Navi 31 GPU,正式進入小芯片時代。歷史上第一個小芯片GPU是1個GCD+6個MCD的組合體,有580億個晶體管,采用臺積電先進5納米工藝制造。不過,其中較小的MCD小芯片尺寸僅為37平方毫米,包含內(nèi)存控制器和Infinity緩存,使用6納米工藝制造,不需要使用最新工藝。這意味著,小芯片架構(gòu)的使用降低了成本,因為使用尺寸更小的芯片有助于減少一個晶圓上的缺陷芯片數(shù)量。
2022年8月,英特爾針對AI和HPC應用推出Ponte Vecchio封裝的HPC GPU旗艦產(chǎn)品。Ponte Vecchio擁有超過1000億個晶體管,將結(jié)合英特爾內(nèi)部代工廠和臺積電先進節(jié)點的三個不同節(jié)點。
其計算瓦片(tile)將在臺積電的N5節(jié)點上制造,Xe Link瓦片將在臺積電的N7(7nm)節(jié)點上制造,F(xiàn)overos/Rambo Cache瓦片將在Intel 7(以前的10nm ESF)節(jié)點上制造。
Ponte Vecchio結(jié)合了英特爾的前沿封裝技術(shù),即Foveros(一種3D堆疊技術(shù))和EMIB:兩個基礎瓦片(基礎瓦片——HBM和計算瓦片——RAMBO)之間的連接都通過EMIB連接,而計算瓦片——基礎瓦片和RAMBO與基礎瓦片通過Foveros堆疊技術(shù)連接。
根據(jù)英特爾的說法,Ponte Vecchio和Sapphire Rapids HBM CPU將是阿貢國家實驗室的Exascale Aurora超級計算機的兩個關鍵組成部分。截至目前,Ponte Vecchio GPU仍處于客戶送樣階段。
英特爾Ponte Vecchio封裝
再來看應用端,ADAS/自動駕駛系統(tǒng)是當前的熱點應用,面臨著諸多挑戰(zhàn),既要求高性能、低功耗、系統(tǒng)占位面積小,又要求高性價比,因此需要高晶體管數(shù)量來應對日益增長的性能和高系統(tǒng)可用性要求,同時通過軟件輕松升級車輛功能。
高晶體管數(shù)量意味著更大的IC片芯,傳統(tǒng)的組件級零缺陷方法不再適用,需要從系統(tǒng)級角度來考量。制造大尺寸高端芯片也會帶來工藝方面的挑戰(zhàn),未來可能會采用小芯片設計。
另外,CPU和其他組件的異構(gòu)集成,如HBM(高帶寬內(nèi)存)和可靠的電力輸送系統(tǒng),需要與系統(tǒng)及組件優(yōu)化相關的熱管理;在處理熱約束方面,還需要新型高導電TIM(熱界面材料),同時也需要協(xié)同優(yōu)化系統(tǒng)布局。
當然,新的先進互連和封裝技術(shù)可能會增加成本,可能帶來更高的風險。
自研的也不例外
在汽車領域,有了領頭羊特斯拉,大眾也決定追求自研芯片設計,首席執(zhí)行官Herbert Diess曾表示,從汽車到芯片,只有一步之遙。他解釋說:“隨著汽車對計算的要求越來越高,軟件和硬件應該來自同一個地方?!?022年7月Herbert Diess因未能達到開發(fā)預期突然離職。
不過,這也沒有耽誤大眾的自研,2023年5月,大眾汽車軟件部門Cariad為加強其美國技術(shù)中心的研發(fā)能力,聘請了多位半導體專家,其中就包括來自特斯拉和蘋果的頂級半導體專家。與特斯拉一樣,三星似乎也是大眾新的自研芯片的潛在制造供應商。此前曾有分析認為,大眾可能將自主設計芯片外包給臺積電代工生產(chǎn)。截至2021年11月,與臺積電合作車用半導體的還有美國通用汽車(GM)。
2021年5月,為緩解芯片短缺問題,福特也表示將內(nèi)部進行芯片設計,將與全球第四大代工企業(yè)格芯合作,與其直接簽訂供應協(xié)議。
在計算機領域,2022年首次推出的新款M1 Ultra芯片采用了臺積電的扇出技術(shù)。據(jù)蘋果公司稱,M1 Ultra芯片將兩個M1 Max芯片組與1140億個晶體管、一個20核CPU和一個64核GPU結(jié)合在一起,使該芯片在消耗相同功率的同時,提供比最快的16核臺式機高90%的多線程性能,并比當前市場上最快的臺式機GPU性能更高,功耗卻減少了200W。
蘋果的M1 Ultra芯片
M1 Ultra主要為臺式電腦設計,將在蘋果新的Mac Studio中使用,是目前唯一一款采用新款M1 Ultra處理器的電腦,起價3999美元。
蘋果公司表示,其最強大的Mac Studio定制硅利用UltraFusion芯片對芯片的連接來實現(xiàn)2.5TB/s帶寬,其中包括兩個并行工作的M1 Max SoC的通信。
蘋果公司的新M1 Ultra芯片并不是在臺積電的CoWoS-S(帶硅中介層的基板上晶圓芯片)2.5D封裝工藝上大規(guī)模生產(chǎn)的,而是帶有本地硅互連(LSI)的集成扇出(InFO)。
通常認為,選擇InFO LSI而不是CoWoS,是因為它是合并了兩個小芯片的更具成本效益的替代方案。
一路向前
事實上,先進封裝技術(shù)要求很高,資本投入也很高,只有大廠才能玩得起。經(jīng)過長時間的研發(fā),領先大廠均已開始提供異構(gòu)集成的先進封裝工藝服務,通過綁定先進工藝到先進封裝的一條龍服務,為頂級客戶定制最優(yōu)化的產(chǎn)品,主要應用于汽車HPC(高性能計算)和高檔智能手機的芯片制造。
隨著時間的推移,由于摩爾定律發(fā)展至今已遇到瓶頸,芯片尺寸已接近物理極限,作為延續(xù)摩爾定律的一條重要途徑,先進封裝技術(shù)將為摩爾定律“續(xù)命”。