加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專(zhuān)業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入
  • 正文
    • 基于CrossLink-NX?FPGA的核心板電路設(shè)計(jì)
  • 推薦器件
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

基于CrossLink-NX FPGA的核心板電路設(shè)計(jì)

2023/11/23
2780
閱讀需 7 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

基于CrossLink-NX?FPGA的核心板電路設(shè)計(jì)

  1. 引言

Field Programmable Gate?Array(簡(jiǎn)稱(chēng),FPGA)于1985年由XILINX創(chuàng)始人之一Ross Freeman發(fā)明,第一顆FPGA芯片XC2064為XILINX所發(fā)明,F(xiàn)PGA一經(jīng)發(fā)明,后續(xù)的發(fā)展速度之快,超出大多數(shù)人的想象,近些年的FPGA,始終引領(lǐng)先進(jìn)的工藝。在通信等領(lǐng)域FPGA有著廣泛的應(yīng)用,通信領(lǐng)域需要高速的通信協(xié)議處理方式,另一方面通信協(xié)議隨時(shí)都在修改,不適合做成專(zhuān)門(mén)的芯片,所以能夠靈活改變的功能的FPGA就成了首選。 并行和可編程是FPGA最大的優(yōu)勢(shì)。

  1. 核心板設(shè)計(jì)

今天分享的核心板采用LATTICE公司CrossLink-NX系列的LIFCL-17-7MG121C作為主控制器,特別適合MIPI總線的開(kāi)發(fā)。核心板采用88個(gè)槽形孔與母板連接,其中GPIO信號(hào)54個(gè),D-PHY信號(hào)20個(gè),電源和地14個(gè)。這款核心板能夠方便用戶對(duì)核心板的二次開(kāi)發(fā)利用。核心板結(jié)構(gòu)尺寸為66(mm)×?54(mm)。整個(gè)開(kāi)發(fā)系統(tǒng)的結(jié)構(gòu)如圖1所示,核心板布局布線圖如圖2所示。

圖1?核心板結(jié)構(gòu)圖

圖2核心板布局布線圖

2.1主要電路設(shè)計(jì)

2.1.1 FPGA芯片選擇

核心板使用的是LATTICE公司CrossLink-NX系列的FPGA芯片,芯片型號(hào)LIFCL-17-7MG121C。速度等級(jí)為7,溫度等級(jí)為工業(yè)級(jí)。此型號(hào)為BGA封裝,121個(gè)引腳,引腳間距為0.5mm。LIFCL-17-7MG121C?FPGA的BANK分布如圖3所示,F(xiàn)PGA參數(shù)如表1所示。

圖3 LIFCL-17-7MG121C?FPGA?BANK分布

表1?FPGA參數(shù)表:

名稱(chēng) 詳細(xì)參數(shù)
管腳(I/O) 121
Logic Cells 17K
Embedded Memory (EBR) Blocks (18 Kb) 24
Embedded Memory (EBR) Bits (Kb) 432
Distributed RAM Bits (Kb) 80

2.1.2 FPGA BANK接口電平選擇

核心板上對(duì)外的BANK分別為BANK3/4/5,這些BANK的IO均支持1.8V/1.2V兩種電平可調(diào)。如果需要更換電平,只需要更換對(duì)應(yīng)位置磁珠即可實(shí)現(xiàn)調(diào)整,核心板BANK電平調(diào)節(jié)磁珠位置,如下表所示。

表2?BANK電平調(diào)節(jié)磁珠位號(hào)

FPGA BANK +1.2V +1.8V
BANK3 L17 L18
BANK4 L13 L14
BANK5 L15 L16

2.1.3 QSPI Flash

核心板配有一片128Mbit大小的Quad-SPI Flash芯片,型號(hào)為MX25L12835FM2I,它使用3.3V CMOS電壓標(biāo)準(zhǔn)。由于QSPI FLASH的非易失特性,在使用中,它可以存儲(chǔ)FPGA的配置Bin文件以及其它的用戶數(shù)據(jù)文件。

2.1.4 時(shí)鐘電路

MP5659核心板為了準(zhǔn)確適配25MHz的系統(tǒng)晶振。晶振輸出連接到FPGA BANK1 的全局時(shí)鐘,這個(gè)全局時(shí)鐘用來(lái)驅(qū)動(dòng)FPGA 內(nèi)的用戶邏輯電路。該時(shí)鐘源的原理圖如圖4所示。

圖4?時(shí)鐘電路

2.1.5 JTAG調(diào)試口

MP5659核心板板載了一個(gè)8PIN的單排貼片JTAG下載調(diào)試口,方便用戶單獨(dú)調(diào)試FPGA。核心板的JTAG接口連接示意如圖5所示。

圖5?JTAG調(diào)試接口電路

2.1.5 Flash配置接口

MP5659核心板板載了一個(gè)2*7 PIN的雙排貼片F(xiàn)lash下載口,方便用戶將邏輯燒寫(xiě)到Flash里。核心板的Flash配置接口連接示意如圖6所示。

圖6?Flash配置接口電路圖

2.1.5 核心板電源

核心板集成電源管理,+12V電源輸入通過(guò)TI 電源芯片TPS563202 產(chǎn)生+1.0V、+1.2V、+1.8V、+3.3V電壓,為VCC、VCCIO、晶振、FLASH等供電。+1.8V電壓經(jīng)過(guò)ETA5050V0S2F轉(zhuǎn)換為LDO_1.0 V直流,為VCCDPHY、VCCPLLDPHY提供1.0V的電壓。+3.3V 電壓經(jīng)過(guò)ETA5050V0S2F轉(zhuǎn)換為L(zhǎng)DO_1.8V直流,為VCCADPHY、VCCAUX提供1.8V的電壓。核心板供電架構(gòu)如圖7所示。

圖7 電源拓?fù)浣Y(jié)構(gòu)

  1. 總結(jié)

通過(guò)以上描述,我們能夠清晰看到這個(gè)核心板所含有的接口和功能。這款核心板的槽形孔擴(kuò)展出了54個(gè)IO,其中BANK3、BANK4、BANK5的全部IO的電平可以通過(guò)更換核心板上的磁珠來(lái)修改,滿足用戶對(duì)+1.2V、+1.8V電平接口的需求;另外核心板也擴(kuò)展出了8對(duì)D-PHY接口。而且IO連接部分,同一個(gè)BANK管腳到連接器接口之間走線做了等長(zhǎng)和差分處理,對(duì)于二次開(kāi)發(fā)來(lái)說(shuō),非常適合。查看詳情

推薦器件

更多器件
器件型號(hào) 數(shù)量 器件廠商 器件描述 數(shù)據(jù)手冊(cè) ECAD模型 風(fēng)險(xiǎn)等級(jí) 參考價(jià)格 更多信息
EP4CE40U19I7N 1 Intel Corporation Field Programmable Gate Array, 2475 CLBs, 39600-Cell, PBGA484, 19 X 19 MM, 0.80 MM PITCH, LEAD FREE, UBGA-484

ECAD模型

下載ECAD模型
$745.4 查看
A3P250-FGG256T 1 Microsemi FPGA & SoC Field Programmable Gate Array, 6144 CLBs, 250000 Gates, 350MHz, 6144-Cell, CMOS, PBGA256, 1 MM PITCH, GREEN, FBGA-256
暫無(wú)數(shù)據(jù) 查看
A3P125-VQG100I 1 Microsemi Corporation Field Programmable Gate Array, 3072 CLBs, 125000 Gates, 350MHz, CMOS, PQFP100, 14 X 14 MM, 1 MM HEIGHT, 0.50 MM PITCH, GREEN, VQFP-100

ECAD模型

下載ECAD模型
$14.94 查看

相關(guān)推薦

電子產(chǎn)業(yè)圖譜