IGBT和碳化硅(SiC)模塊的開關(guān)特性受到許多外部參數(shù)的影響,例如電壓、電流、溫度、柵極配置和雜散元件。本系列文章將重點討論直流鏈路環(huán)路電感(DC?Link loop inductance)和柵極環(huán)路電感(Gate loop inductance)對VE?Trac IGBT和EliteSiC Power功率模塊開關(guān)特性的影響,本文為第二部分,將主要討論柵極環(huán)路電感影響分析。
測試設(shè)置
雙脈沖測試 (Double Pulse Test ,DPT) 采用不同的設(shè)置來分析SiC和IGBT模塊的開關(guān)特性。如表1所示,對于直流鏈路環(huán)路電感影響分析,可在直流鏈路電容和模塊之間添加母線來進行。對于柵極環(huán)路電感影響分析,如表10所示,在柵極驅(qū)動板和模塊之間添加外部插座或電線。為了研究模塊的開關(guān)特性,本次測試使用 900V、1.7mQ EliteSiC Power功率模塊 (NVXR17S90M2SPC)和 750V Field Stop 4 VE-Trac Direct模塊 (NVH950S75L4SPB) 作為待測器件(DUT)。
圖 1. 雙脈沖測試設(shè)置
IGBT的開關(guān)特性與柵極環(huán)路電感(LG)的關(guān)系
柵極環(huán)路電感會對開關(guān)特性造成影響。針對NVH950S75L4SPB模塊,在滿足以下條件的情況下進行了雙脈沖測試。
DUT: 低邊FS4 750V 950A IGBT 模塊 (NVH950S75L4SPB)
VDC = 400 V
IC = 600 A
VGE = +15/?8 V
RG(on) = 4.0 Q
RG(off) = 12.0 Q
Tvj= 25℃
表10顯示了三種不同的柵極環(huán)路電感與開關(guān)特性之間的測試配置。在柵極驅(qū)動器和模塊之間添加了外部插座或延長線,以模擬在柵極環(huán)路上增加的電感。
表 10. 柵極環(huán)路電感測試設(shè)置
圖10顯示了在IGBT導(dǎo)通階段,不同柵極環(huán)路測試配置下的波形對比,總結(jié)的特性如表11中所述。較長的柵極環(huán)路測試設(shè)置顯示出較低的Eon值以及更快的di/dt。柵極環(huán)路電感主要由柵極環(huán)路長度引起。在開始導(dǎo)通時,柵極環(huán)路電感能夠減緩升流(rising current)速度。當(dāng)柵極電壓達到米勒平臺時,環(huán)路電感充當(dāng)電流源(current source),該電流源通過向柵極提供更多電流來加快di/dt的變化。相較于直流鏈路環(huán)路,柵極環(huán)路長度對導(dǎo)通特性的影響較小。同時,更高的柵極環(huán)路電感會增加?xùn)艠O電壓的過沖,這可能會因 RG 而失去可控性。
圖11展示了在IGBT關(guān)斷期間,不同柵極環(huán)路電感設(shè)置下的波形對比??偨Y(jié)出的特性如表12所述。關(guān)斷特性相比于導(dǎo)通特性受到的影響較小。在關(guān)斷初期,由柵極回路電感引起的下沖電壓略有不同,但并不會對關(guān)斷特性造成實質(zhì)性影響。當(dāng)柵極電壓達到米勒平臺階段時,dV/dt和di/dt會因下沖電壓而略有變化,但在短時間內(nèi)會被柵極灌電流迅速恢復(fù)。
圖 10. IGBT導(dǎo)通波形與柵極環(huán)路電感(LG)的關(guān)系
表 11. 總結(jié):IGBT導(dǎo)通特性與柵極環(huán)路電感
圖11展示了在IGBT關(guān)斷期間,不同柵極環(huán)路電感設(shè)置下的波形對比??偨Y(jié)出的特性如表12所述。關(guān)斷特性相比于導(dǎo)通特性受到的影響較小。在關(guān)斷初期,由柵極回路電感引起的下沖電壓略有不同,但并不會對關(guān)斷特性造成實質(zhì)性影響。當(dāng)柵極電壓達到米勒平臺階段時,dV/dt和di/dt會因下沖電壓而略有變化,但在短時間內(nèi)會被柵極灌電流迅速恢復(fù)。
圖 11. IGBT關(guān)斷波形與柵極環(huán)路電感(LG)的關(guān)系
表 12. 總結(jié):IGBT關(guān)斷特性與柵極環(huán)路電感(LG)
SiC MOSFET開關(guān)特性與柵極環(huán)路電感(LG)的關(guān)系
本小節(jié)分析了不同柵極環(huán)路電感(LG)對SiC MOSFET 開關(guān)特性的影響。在與表 10 相同的測試條件下,對 NVXR17S90M2SPC 模塊進行了雙脈沖測試,測試條件如下。
DUT: 低邊NVXR17S90M2SPC
VDC = 400 V
IC?= 600 A
VGE?= +18/?5 V
RG(on)?= 3.9 Q
RG(off)?= 1.8 Q
Tvj= 25℃
圖 12 顯示了 SiC MOSFET 導(dǎo)通期間,柵極環(huán)路測試不同設(shè)置下的波形比較,表 13 對其特性進行了總結(jié)。與 IGBT 的情況一樣,較長的柵極環(huán)路測試條件下,較快的 di/dt 導(dǎo)致較低的 Eon 和較高的 VSD_peak峰值電壓。
圖 12. SiC MOSFET導(dǎo)通波形與柵極環(huán)路電感(LG)的關(guān)系
表 13. 總結(jié):SiC MOSFET 導(dǎo)通特性與柵極環(huán)路電感
圖13展示了在SiC MOSFET關(guān)斷期間,不同柵極環(huán)路電感設(shè)置下的波形對比??偨Y(jié)出的特性如表14中所述。在測試時,若使用較高的柵極環(huán)路電感,即使VDS過沖電壓增大,也會反應(yīng)出較快的di/dt及較低的Eoff。關(guān)斷后,可作為電磁干擾(EMI)噪聲源的ID振蕩幅度取決于柵極環(huán)路的長度。
圖 13. SiC MOSFET關(guān)斷波形與柵極環(huán)路電感(LG)的關(guān)系
表 14. 總結(jié):SiC MOSFET關(guān)斷特性與柵極環(huán)路電感
總結(jié)
在本應(yīng)用筆記中分析了電感對IGBT和SiC MOSFET模塊開關(guān)特性的影響。較高的直流鏈路環(huán)路電感設(shè)置會在Eoff和Err較高時導(dǎo)致較低的Eon。此外,結(jié)果顯示,在23nH和37nH測試設(shè)置之間的總開關(guān)損耗差距小于2mJ。這可能會讓人誤認為雜散電感對開關(guān)損耗影響不大。
然而,為了符合RBSOA和EMC的要求,調(diào)整外部柵極電阻(RG)或其他系統(tǒng)參數(shù)很有必要,盡管這樣做會犧牲 di/dt 的可控性并且增加開關(guān)損耗。圖14和圖15展示了在優(yōu)化外部RG前后,直流鏈路環(huán)路電感條件下IGBT和SiC的開關(guān)損耗情況。在優(yōu)化外部RG之前,采用較高的直流鏈路環(huán)路電感設(shè)置,總開關(guān)損耗相似,但在針對系統(tǒng)性能優(yōu)化外部RG之后,當(dāng)直流鏈路環(huán)路電感從23nH變?yōu)?7nH時,IGBT和SiC案例中的總損耗分別增加了20%和92%。
圖 14. IGBT 總損耗比較
圖 15. SiC MOSFET 總開關(guān)損耗比較
較高的柵極環(huán)路電感設(shè)置在米勒平臺效應(yīng)后,通過電感效應(yīng)帶來稍快的導(dǎo)通瞬態(tài)。從開關(guān)損耗的角度來看,其影響比直流鏈路環(huán)路電感要小一些。由于不希望出現(xiàn)柵極過沖現(xiàn)象,較高的柵極環(huán)路電感會導(dǎo)致柵極控制能力降低。從短路情況來看,這種電感會拉高柵極電壓,因此,通過增加?xùn)艠O電壓可以縮短短路耐受時間。此外,較長的柵極環(huán)路可以充當(dāng)天線,電磁噪聲抗干擾能力差,并且可能對其他電路產(chǎn)生干擾。
IGBT 開關(guān)損耗與柵極環(huán)路電感的關(guān)系
總之,最小化直流鏈路和柵極環(huán)路電感對于IGBT/SiC的開關(guān)應(yīng)用是必要的,在滿足可控性和電磁兼容性的同時獲得更低的開關(guān)損耗。