早期架構探索：Multi die系統(tǒng)設計的關鍵

人工智能應用和大語言模型（LLM）的興起，自動駕駛汽車、智能交通系統(tǒng)以及車內互聯體驗的不斷創(chuàng)新，以及電子設備的智能化和互聯化不斷加強，對芯片性能和實時計算和控制功能都提出了更高的要求，傳統(tǒng)SoC已經難以滿足這些不斷演進的應用需求。

在這一背景下，多芯片系統(tǒng)（Multi die）受到更多青睞。該系統(tǒng)的核心理念是將多個裸片或小芯片（chiplet）集成到一個封裝內，以協(xié)同工作來滿足復雜應用場景的需求。Multi die系統(tǒng)通過集成不同類型的芯片，為HPC和汽車電子等新興應用領域提供了更靈活、更高效的解決方案。

Multi-Die系統(tǒng)的優(yōu)勢和挑戰(zhàn)

分解和聚合是Multi-Die系統(tǒng)的兩大技術發(fā)展方向。分解是指將一個龐大又復雜的SoC分解成更小的芯片。與分解相對應的就是聚合，即將分散的獨立芯片集成到單一封裝中。

技術發(fā)展是Multi-Die的發(fā)展源動力。昂貴的半導體光刻工藝給大型芯片的傳統(tǒng)制造流程帶來諸多限制，而即便制造工藝可行，大芯片的產量也不會很高。相比之下，采用不同工藝制造多個小芯片并集成在一起則更為經濟。CPU、GPU或AI加速器SoC都開始應用Multi die，數據中心、汽車、移動設備、游戲等領域隨處都可見其身影。

Multi-Die系統(tǒng)中的芯片間通信功耗較低，并且與通過PCB集合在一起的芯片組相比，其能提供更高的數據吞吐量。這種Multi-Die系統(tǒng)在網絡通信領域的應用最為廣泛，最典型的就是把處理器芯片和光學器件封裝在一起的通信芯片。

Multi-Die所具有的優(yōu)勢

業(yè)內對Multi-Die系統(tǒng)的評價是：以經濟高效的方式更快地擴展系統(tǒng)功能、降低風險、縮短產品上市時間、以更低的功耗實現更高的吞吐量，以及更快打造新的產品類別，正在成為超越摩爾定律和解決系統(tǒng)復雜性挑戰(zhàn)的解決方案。

不過，Multi-Die的概念雖然很容易理解，但在實現中將面臨諸多挑戰(zhàn)，包括系統(tǒng)路徑規(guī)劃、內存利用率和一致性、功耗/熱管理等。解決這些挑戰(zhàn)的關鍵之一就是在芯片設計的早期階段選擇最合適的架構。

早期架構探索的關鍵

成功設計Multi-Die系統(tǒng)的關鍵之一在于建立一個用于早期架構分析的虛擬原型環(huán)境。這個環(huán)境允許架構師構建多芯片系統(tǒng)的硬件資源模型，并將應用程序的處理和通信需求構建為工作負載模型。將工作負載模型映射到架構模型就有效地創(chuàng)建了多芯片系統(tǒng)架構的可執(zhí)行規(guī)范。其中，所有組件都是高度可配置的。

有了這個基礎架構，仍有巨大的設計空間可供探索。因此，架構師的首要目標將是定義一個滿足項目關鍵性能指標（KPIs）的可行架構，然后優(yōu)化架構以最小化功耗和成本。

這個過程的最大挑戰(zhàn)在于必須在項目的早期就做出重要決策，但是那時可用的設計數據非常有限，而且性能、功耗和熱量等KPIs依賴于應用工作負載在有限的處理和通信資源上運行的動態(tài)效果。這正是為什么傳統(tǒng)的靜態(tài)數據表分析架構的方法必須被Multi-Die的虛擬原型所補充或替代的原因。

如果采用新思科技的Platform Architect for Multi-Die Systems，這些問題就可以迎刃而解。該方案具備所有必要的功能和模型，能夠實現多芯片系統(tǒng)的基于虛擬模型的性能和功耗分析，提供前述的所有優(yōu)勢。并且，整個系統(tǒng)模型的創(chuàng)建可以利用新思科技解決方案附帶的大型模型庫提高效率。

基于Platform Architect for Multi-Die Systems系統(tǒng)模型一旦構建完成，就可以進行快速的設計空間探索。這些模型具有高度可配置性，并且仿真速度比寄存器傳輸級（RTL）仿真快100~1000倍。更改系統(tǒng)資源劃分或IP配置的周轉時間很短，多個仿真可以并行運行在普通計算機上，這使用戶能夠快速分析設計和配置參數對性能和功耗KPI的影響。

Platform Architect for Multi-Die Systems還提供了各種各樣的分析視圖，以幫助快速分析性能和功耗問題的根本原因。大規(guī)模參數掃描的結果可以匯總到圖表中，以分析設計參數對性能和功耗指標的敏感性。最終目標是做出正確的設計決策，大大降低構建系統(tǒng)的風險，無論是設計不足導致的未滿足產品需求，還是設計過度導致的成本過高。

規(guī)避早期架構設計的瓶頸

對于單片SoC，架構設計探索階段涉及一系列考慮因素：硬件/軟件劃分、IP選擇配置和連接、宏觀架構、互連和內存大小以及功耗分析等。這些參數對系統(tǒng)的性能和功耗有一系列影響，因此需要在早期進行分析，以確保能夠滿足設計的性能目標和功耗預算。

設計集成異構芯片在單一封裝中的多芯片系統(tǒng)，將會有更多考慮因素，例如，將集成哪種類型的芯片或芯片組，以構建滿足架構需求的系統(tǒng)？在哪里劃定芯片之間的分界線？使用哪種協(xié)議進行芯片間的互連？芯片之間的邊界對功耗和性能有什么影響？

考慮到這些因素，在多芯片系統(tǒng)的早期架構設計階段需要完成三項主要任務：1）將系統(tǒng)功能劃分到芯片和芯片內部的組件中；2）優(yōu)化多芯片系統(tǒng)，特別是跨芯片邊界的通信；3）加速整體架構實現，使硅片、封裝和軟件團隊能夠更輕松地進行下游開發(fā)任務。

挑戰(zhàn)是在項目的早期，只有很少的數據可以利用。這是傳統(tǒng)的靜態(tài)數據表分析必須被Multi-Die系統(tǒng)的虛擬原型所取代的原因。

靜態(tài)數據表和內部工具可以用于跟蹤功耗、性能和熱管理的關鍵KPI指標。這通常是SoC的KPI指標管理的方式，不同的團隊在設計的每個階段共享他們的電子表格。然而，基于電子表格的方法容易出錯，不利于使多芯片系統(tǒng)設計團隊能夠達到其KPI指標。

Platform Architect for Multi-Die Systems避免了這種問題，可實現早期的、基于虛擬模型的架構探索——比寄存器傳輸級（RTL）可用性提前6到12個月——使用戶能夠及早分析性能、功耗和熱量瓶頸。該解決方案提供了對軟件工作負載的快速建模以及高效的進行設計空間參數掃描和針對KPI指標的敏感性分析，從而權衡設計。它消除了多芯片系統(tǒng)架構設計的風險，同時還降低了重構成本。

Platform Architect for Multi-Die Systems為架構和系統(tǒng)設計人員提供了基于SystemC模型仿真的工具和高效的方法學，用于多芯片系統(tǒng)架構的早期分析和優(yōu)化，以提升性能和功耗。

作為一種基于模型的解決方案，Platform Architect for Multi-Die Systems可以構建多芯片系統(tǒng)的可執(zhí)行規(guī)范。其附帶的大型模型庫支持系統(tǒng)模型的創(chuàng)建，可達成快速進行設計空間探索，并快速分析設計和配置參數對性能和功耗KPIs的影響的目標。

Platform Architect for Multi-Die Systems 是新思科技加速異構集成的Multi-Die系統(tǒng)全面解決方案的一部分，該解決方案包括用于早期架構探索、加速軟件開發(fā)和系統(tǒng)驗證、高效的裸片/封裝協(xié)同設計、強大且安全的芯片間互連以及增強制造和可靠性的EDA和IP產品。來自Platform Architect for Multi-Die Systems的數據可以輸入到新思科技3D IC Compiler，這是一個統(tǒng)一的從探索到signoff的平臺，檢查物理架構方面的考慮因素，反之亦然，以確保在架構規(guī)范設計階段就考慮到物理方面的因素。

結語

對于帶寬密集型應用程序的設計者而言，Multi-Die已成為一種首選的架構。為了延伸摩爾定律并提供系統(tǒng)功能的加速擴展，這些系統(tǒng)在架構探索階段必須考慮獨特的因素。Platform Architect for Multi-Die Systems等動態(tài)、基于模型的解決方案提供了分析和仿真功能，有助于設計者交付滿足功耗和性能KPI以及進度目標的多芯片系統(tǒng)。