芯片垂直堆疊的優(yōu)勢(shì)在哪里？

知識(shí)星球（星球名：芯片制造與封測(cè)技術(shù)社區(qū)，星球號(hào)：63559049）里的學(xué)員問：既然有傳統(tǒng)的打線封裝，為什么還要使用2.5D,3D IC封裝，優(yōu)勢(shì)在哪里？

什么是wire bonding（打線）？

Wire bonding 是用細(xì)金線等將芯片上的焊盤與封裝基板上的引腳進(jìn)行電氣連接。一般的過(guò)程為第一點(diǎn)焊接==》拉線==》第二點(diǎn)焊接==》焊線切斷等步驟。

什么是垂直堆疊？

wire bonding是一種平面的封裝方式。垂直堆疊一般是通過(guò)TSV轉(zhuǎn)換板，TGV轉(zhuǎn)換板進(jìn)行的，在Z軸方向的堆疊。

wire bonding的缺點(diǎn)？

1，由于Wire Bonding采用的是水平引線連接，信號(hào)需要通過(guò)較長(zhǎng)的導(dǎo)線進(jìn)行傳輸，這會(huì)增加信號(hào)的傳輸路徑，從而導(dǎo)致信號(hào)延遲增大。

2，信號(hào)傳輸距離長(zhǎng)，導(dǎo)致功耗增加，尤其是在高性能應(yīng)用中更為顯著。

3，占用的面積過(guò)大，不適用于高集成度的封裝方式。

4，可靠性低，在熱循環(huán)，振動(dòng)等外部因素的影響下發(fā)生金線的松動(dòng)或脫落而以TSV,TGV為主的垂直堆疊則很好地解決了上述問題。

歡迎加入我的半導(dǎo)體制造知識(shí)星球社區(qū)，目前社區(qū)有1900人左右。在這里會(huì)針對(duì)學(xué)員問題答疑解惑，上千個(gè)半導(dǎo)體行業(yè)資料共享，內(nèi)容比文章豐富很多很多，適合快速提升半導(dǎo)體制造能力，介紹如下：? ? ?《歡迎加入作者的芯片知識(shí)社區(qū)！》