美日韩无码国产,成人精品

在臺積電 2018 技術(shù)研討會上，臺積電業(yè)務(wù)發(fā)展副總裁 B.J. Woo 博士介紹了移動應(yīng)用和 HPC 計算領(lǐng)域的市場趨勢，并分享了臺積電在這兩個細分市場技術(shù)服務(wù)方面取得的突破性進展。

5G 和 AI 是兩個雙位數(shù)據(jù)增長的領(lǐng)域，將成為接下來的主流市場。對于移動領(lǐng)域而言，從 4G LTE 向 5G 的轉(zhuǎn)變需要更高的調(diào)制解調(diào)速度（從 1Gbps 到 10Gbps），CPU 速度提高 50％，GPU 速度提高兩倍，雙晶體管密度提高 3 倍，AI 引擎性能提高至 3 TOPS 每秒，并且沒有太多的功耗增加。在這個細分市場上，臺積電正在迎來從 28HPC +向 16FFC 的轉(zhuǎn)變。

在云端，隨著計算需求向網(wǎng)絡(luò)邊緣移動，數(shù)據(jù)中心交換機吞吐量需要從 12.8Tbps 增長到 25.6Tbps。同樣地，雙內(nèi)存帶寬，3 到 4 倍的 AI 加速器吞吐量和 4 倍的晶體管密度正在到來。

7 納米技術(shù)進展

Woo 博士表示，提供高密度和功率要求以滿足數(shù)據(jù)密集型 AI 應(yīng)用的低延遲是臺積電 10 納米工藝成功的關(guān)鍵。7 納米節(jié)點在提供出色的 PPA 值方面取得了良好的進展，密度提高超過 3 倍，速度增益超過 35％，功耗降低超過 65％。

N7 HPC 通道速度超過 N7 移動（7.5T vs 6T），速度提高 13％，并通過良率和質(zhì)量測試。部分原因是臺積電成功利用了 N10 D0 的杠桿學(xué)習(xí)，并將其作為 Fab15 的目標。

N7 IP 生態(tài)系統(tǒng)也處于準備就緒狀態(tài)，預(yù)計到 2018 年底，移動、高性能計算、汽車和服務(wù)器將會有超過 50 個版本。預(yù)計 7nm 技術(shù)具有與其前代 28nm / 16nm 節(jié)點類似的長壽命。從浸入到 EUV 縮放和更密集的標準單元架構(gòu)的遷移組合使整體顯著提升。

EUV 采用和 N7 +流程節(jié)點

Woo 博士分享了 N7 +上 EUV 應(yīng)用程序的一些進展。EUV 適用于選定的圖層，降低了工藝復(fù)雜性并增強了圖案的保真度。它還支持未來的技術(shù)擴展，同時提供更好的性能、良率和更短的周期時間。Woo 博士表示，N7 + EUV 與 N7 +浸入式相比具有更緊密分布的通孔電阻字樣，因為它具有更好的均勻性。

N7 +的價值主張包括在 N7 上提供 20％以上的邏輯密度，在相同速度下降低 10％的功耗，并且對客戶的持續(xù)合作項目預(yù)計會有額外的性能提升。

N7 +在 N7 節(jié)點上也將有兩位數(shù)的良好增長，因為它利用相同的設(shè)備和工具來獲得牽引力。Woo 博士聲稱，N7 +比其他代工廠的缺陷密度更低，以及與 N7 基準相當?shù)?256Mb SRAM 產(chǎn)量和器件性能。臺積電提供從 N7 到 N7 +的簡單 IP 移植，以便那些不需要重新設(shè)計的設(shè)計實體。

HPC 和 N7 +過程節(jié)點

對于 HPC 平臺解決方案，從 N7 向 N7 +的轉(zhuǎn)變涉及到 EUV，更密集的標準單元架構(gòu)，超低 Vt 晶體管，高性能單元，超高密度 MIM 電容和更大的 CPP。

N7 +通過使用創(chuàng)新的標準單元架構(gòu)提供更好的性能和功耗。它可以在相同的面積內(nèi)實現(xiàn)更高的散熱片密度。另一方面，通過在非時序關(guān)鍵區(qū)域應(yīng)用單鰭片來降低功耗，可以減少大約 20％的電容，并減少動態(tài)功率數(shù)量。

采用新結(jié)構(gòu)還可以提高 MIM 電容和 HPC 3％至 5％的利用率。N7 +設(shè)計套件已準備好支持 IP 生態(tài)系統(tǒng)。

N5 價值定位

N5 具有新的 elVt（極低 Vt），與 N7 相比，最大加速速度提高了 25％，采用了積極的縮放和全面的 EUV。 N5 在 256Mb SRAM 上取得了兩位數(shù)的良好進展。風險生產(chǎn)預(yù)計為 2019 年上半年。

與 N7 流程（使用 ARM A72 CPU 內(nèi)核+內(nèi)部環(huán)形振蕩器）相比，Woo 博士還分享了一些指標：

- 速度提高 15％（最高速度達 25％）

- 功率減少 30％

- 通過創(chuàng)新的布局和布線提高了 1.8 倍的邏輯密度

- 通過 poly pitch 縮小和選擇性 Lg 和 fin 提高 1.3 倍模擬密度，產(chǎn)生更加結(jié)構(gòu)化的布局

16FFC / 12FFC 技術(shù)

Woo 博士最后談到了射頻技術(shù)和路線圖。她提到基于 N16 和 N12 FinFet 的平臺技術(shù)覆蓋廣泛，涉及 HPC、移動、消費者和汽車。16FFC 和 12FFC 都表現(xiàn)出強大的采用數(shù)據(jù)，超過 220 個帶。 12FFC 相較于 16FFC，通過雙螺距 BEOL、設(shè)備 boost、6 道 stdcell 庫和 0.5V VCCmin 實現(xiàn) 10%的速度增益、20%的功率減少和 20%的邏輯密度增加。

更多內(nèi)容，歡迎訪問《芯片世界觀》。

與非網(wǎng)編譯內(nèi)容，未經(jīng)許可，不得轉(zhuǎn)載！