98
進入 21 世紀以來，摩爾定律的失效大限日益臨近，人工智能、5G、自動駕駛等新應用的興起，對芯片性能提出了更高的要求，同時也推動了半導體制造工藝和新材料不斷創(chuàng)新，工藝節(jié)點從 28nm 到 10nm 只經過了短短的五年，每一代新工藝都會給芯片帶來升級，同時加持新工藝的產品也會受到用戶青睞。
華為海思的麒麟 990 5G 采用了臺積電的 7nm EUV，AMD 今年通過與臺積電 7 納米合作，旗下 CPU 和 GPU 銷量大漲，原本對 7nm 沒有興趣的英偉達也在迅速跟進，AMD 也追隨臺積電的步伐，下單 5nm EUV，賽靈思持續(xù)向 5nm 推進。目前，臺積電 7nm 制程訂單目前滿載，市場供不應求，5nm 制程還未大規(guī)模量產，已經遭到蘋果、海思、超微等廠商哄搶。
未來，半導體新工藝的發(fā)展前景如何？會在哪些領域發(fā)揮越來越重要的作用？
針對以上問題，與非網開展了新一期專題《超摩爾時代的半導體工藝、材料創(chuàng)新》，本次訪談，與非網特邀 Cadence 公司產品管理總監(jiān) Jeremiah Cessna 參加了討論。
Cadence 公司產品管理總監(jiān) Jeremiah Cessna
超摩爾時代，異構集成給芯片設計帶來新挑戰(zhàn)
隨著摩爾定律失效的大限日益臨近，我們即將迎來超摩爾時代。為了滿足 5G、IoT、汽車等復雜應用的需求，模擬、RF 和混合信號設計必須支持不同的基板技術，且與多 IC 環(huán)境集成。Cadence 專注于開發(fā)符合異構器件需求的集成和分析解決方案，幫助設計師實現(xiàn)單芯片 IC（SoC）方案無法達成的性能目標。但與此同時，異構集成也給芯片設計帶來了全新的挑戰(zhàn)。
設計復雜異構系統(tǒng)最大的挑戰(zhàn)是，設計師需要擺脫“傳統(tǒng)芯片設計”的思維模式。設計師不能像過去一樣只關注單一模塊或 IC，而是要將采用不同工藝技術的多 IC 集成封裝視為常態(tài)；且必須綜合考慮設計層次，才能滿足系統(tǒng)的功耗和性能目標。復雜的設計實現(xiàn)之外，散熱和信號集成也愈發(fā)成為復雜異構系統(tǒng)設計的重要挑戰(zhàn)。
工藝節(jié)點迅速向更低延伸，提高生產力是王道
半導體制造工藝發(fā)展迅速，從 28nm 到 7nm 只用了 5 年時間，而 7nm 還未成為主流，5nm 馬上就要量產，業(yè)界一直在預估工藝節(jié)點未來的走向，哪種工藝節(jié)點會成為未來的主流。 Jeremiah Cessna 表示，采用現(xiàn)有工藝節(jié)點的客戶需求依舊強勁。究竟未來哪種節(jié)點會成為主流，現(xiàn)在斷言還為之過早，不同的工藝節(jié)點都擁有獨特的價值定位，在市場上也都會占有一席之地。Cadence 將一如既往地為所有主流代工廠采用的工藝節(jié)點提供支持。
半導體工藝進入 7nm 節(jié)點后，前段與后段制程皆將面臨更嚴峻的挑戰(zhàn)，代工廠和客戶對尖端工藝節(jié)點的首要訴求是提高設計生產力。先進節(jié)點的推進也為設計的復雜性帶來幾何倍數(shù)上升，對設計能力的需求也快速更迭。設計產能畢竟是有限的，我們能做的只有利用一切可用資源，提高生產效率。
Jeremiah Cessna 認為，7nm 節(jié)點時代，很多老牌傳統(tǒng)設計廠商都積極開發(fā)新的工作流程和方法論，力圖提高整體設計效率?？蛻?、代工廠與 Cadence 的合作讓生產力的提高成為可能。
硅光技術將從實驗室邁向主流應用
除了前段和后段制程帶來的挑戰(zhàn)，5nm 工藝的成本也會大幅度提升，一般芯片公司難以承受，這被視作大規(guī)模應用的障礙，業(yè)界也在尋找 5nm 能夠大規(guī)模應用的領域。Jeremiah Cessna 介紹，2011 年，我們剛開始支持 finFET 工藝，業(yè)界對其工藝復雜性、設計實現(xiàn)的成本，以及價值定位等問題普遍有所擔憂；但我們所做的一切努力都是為了推動技術與行業(yè)的進步，而不是與技術的發(fā)展背道而馳。整體來講，半導體行業(yè)一直都在克服挑戰(zhàn)，隨著高性能 IC 的發(fā)展不斷提高標準，并推動市場成長。
接下來幾年，基于硅片的光電技術將被傳統(tǒng)的電子系統(tǒng)設計所采納。Jeremiah Cessna 相信，硅光技術將從實驗室快速走向主流應用，提高性能，降低功耗，并在多個行業(yè)擁有一席之地。
與非網原創(chuàng)內容，未經允許，不得轉載！
