技術(shù) | I2C 子系統(tǒng)（五）

5、I2C Hs-mode

HS mode 為什么單獨(dú)講解？因?yàn)楦咚倌Ｊ胶推渌Ｊ接泻芏嗖灰粯拥牡胤健?/p>

速度高達(dá) 3.4MHz。

Hs 模式下，主機(jī) SDAH 有一個開漏輸出 buffer， SCLH 有一個輸出的開漏極下拉和電流源上拉電路，這個電流源電路縮短了 SCLH 信號的上升時間。任何時侯在 Hs 模式只有一個主機(jī)的電流源有效。

在多主機(jī)系統(tǒng)的 Hs 模式中，不執(zhí)行仲裁和時鐘同步，以加速位處理能力。仲裁過程一般在前面用 F/S 模式傳輸主機(jī)碼后結(jié)束。

Hs 模式主機(jī)器件以高電平和低電平是 1:2 的比率產(chǎn)生一個串行時鐘信號。解除了建立和保持時間的時序要求。

還可以選擇 Hs 模式器件有內(nèi)建的電橋。在 Hs 模式傳輸中，Hs 模式器件的高速數(shù)據(jù) SDAH 和高速串行時鐘 SCLH 線通過這個電橋與 F/S 模式器件的 SDA 和 SCL 線分隔開來。減輕了SDAH 和 SCLH 線的電容負(fù)載，使上升和下降時間更快。

Hs 模式從機(jī)器件與 F/S 從機(jī)器件的唯一差別是它們工作的速度。Hs 模式從機(jī)在 SCLH 和 SDAH輸出有開漏輸出的緩沖器。SCLH 管腳可選的下拉晶體管可以用于拉長 SCLH 信號的低電平，但只允許在 Hs 模式傳輸?shù)捻憫?yīng)位后進(jìn)行。

Hs 模式器件的輸出可以抑制毛刺，而且 SDAH 和 SCLH 輸出有一個 Schmitt 觸發(fā)器

Hs 模式器件的輸出緩沖器對 SDAH 和 SCLH 信號的下降沿有斜率控制功能

調(diào)整了串行數(shù)據(jù) SDA 和串行時鐘 SCL 信號的時序。沒有必要與其他總線系統(tǒng)如 CBUS 兼容，它們不能在增加的位速率下工作。

如果快速模式器件的電源電壓被關(guān)斷，SDA 和 SCL 的 I/O 管腳必須懸空，不能阻塞總線。

連接到總線的外部上拉器件必須調(diào)整以適應(yīng)快速模式 I2C 總線更短的最大允許上升時間。對于負(fù)載最大是 200pF 的總線，每條總線的上拉器件可以是一個電阻；對于負(fù)載在 200pF~400pF 之間的總線，上拉器件可以是一個電流源（最大值 3mA）或者是一個開關(guān)電阻電路，如下圖：

只有 Hs 模式器件的系統(tǒng)的物理 I2C 總線配置

（可選）串聯(lián)電阻器 Rs 保護(hù) I2C 總線設(shè)備的 I/O 免受總線上的高壓尖峰影響，并將振鈴和干擾降至最低。

右下角兩個設(shè)備，不光是從設(shè)備，也可以當(dāng)主設(shè)備。這種期間有一個 MCS 電流源。如果總線上器件較多，會導(dǎo)致總線電容較大，拉升總線電壓相當(dāng)于給電容充電，這需要時間，這會導(dǎo)致波形上升沿過緩，所以加了電流源可以使上升沿很快。

1、data transfer format in Hs-mode

1. START condition (S)8-bit master code (0000 1XXX)Not-acknowledge bit (A)

2、在Hs模式下啟用電流源上拉電路

3、在下一次重復(fù)啟動條件后，依舊在 Hs-mode

由上圖可以看出，在快速模式（FS mode）下發(fā)送一個 Master code，然后切換到高速模式（HS mode），發(fā)送從設(shè)備地址。

在第一階段 FS mode 時候，發(fā)送主設(shè)備的編碼，這時候會進(jìn)行仲裁，因此高速模式階段沒有時鐘同步和仲裁。

上圖為完整通信波形示意圖。先在快速模式下發(fā)送主機(jī)地址，不需要從機(jī)回復(fù)。然后切換到高速模式，會發(fā)送一個 reSTART，然后再發(fā)送自己想要操作，讀或者寫。