1.3萬(wàn)
FD-SOI（fully depleted silicon-on-insulator）解決了芯片制造商的漏電問(wèn)題，但該技術(shù)落后于更傳統(tǒng)的FinFET工藝。現(xiàn)在，歐盟正寄希望于FD-SOI的新發(fā)展，將其作為通向先進(jìn)的下一代IC的門(mén)票。
作為重建歐盟成為先進(jìn)IC來(lái)源更大努力的一部分，前不久，CEA-Leti、GlobalFoundries、Soitec和STMicroelectronics宣布了一項(xiàng)聯(lián)合計(jì)劃，將在四年內(nèi)開(kāi)始生產(chǎn)新的10nm FD-SOI工藝。該工藝將針對(duì)超低功耗應(yīng)用、超高射頻應(yīng)用（如支持5G移動(dòng)網(wǎng)絡(luò)的應(yīng)用），以及將受益于將低功耗或射頻電路集成到先進(jìn)數(shù)字SoC上的應(yīng)用。
那么，F(xiàn)D-SOI到底是什么，為什么歐洲現(xiàn)在覺(jué)得它很重要呢？為什么這個(gè)公告會(huì)引起業(yè)界的懷疑，以及這種工藝將面臨怎樣的競(jìng)爭(zhēng)環(huán)境？這些問(wèn)題肯定是歐盟工業(yè)規(guī)劃者們所關(guān)心的，也應(yīng)該是可能最終使用這種工藝芯片的系統(tǒng)架構(gòu)師們所關(guān)心的。
縮寫(xiě)術(shù)語(yǔ)中的歷史
FD-SOI是fully depleted silicon-on-insulator的縮寫(xiě)，擴(kuò)展后的名稱(chēng)可能也不能完全解釋其完整的含義。讓我們從SOI開(kāi)始，這里面有個(gè)故事。
IC工程的一個(gè)持續(xù)挑戰(zhàn)是晶體管位于硅晶圓的頂層，電流會(huì)從晶體管的通道漏出，進(jìn)入底層晶圓基底。如果不加以控制，這種泄漏將導(dǎo)致電路運(yùn)行緩慢，并嚴(yán)重增加功耗。工藝工程師們已經(jīng)解決了這個(gè)問(wèn)題，他們?cè)诿總€(gè)晶體管下面建立了一個(gè)雜質(zhì)摻雜硅的pocket，稱(chēng)為well，其設(shè)計(jì)目的是阻止大部分泄漏電流。直到2010年代初，這種well隔離技術(shù)已經(jīng)足以解決漏電問(wèn)題。
但解決這個(gè)問(wèn)題還有第二種方法。1995年，IBM的一個(gè)團(tuán)隊(duì)采用了一種方法，該方法不是在晶圓本身的表面制造晶體管，而是在絕緣氧化物層上的一層薄薄的硅片上制造晶體管，因此幾乎完全將晶體管與基底絕緣，稱(chēng)之為SOI（silicon-on-insulator）。這種方法幾乎消除了從通道到底層襯底的電流泄漏，并幫助解決了許多其他問(wèn)題。IBM、AMD和其他主要芯片供應(yīng)商使用SOI生產(chǎn)高性能CPU等大量產(chǎn)品。當(dāng)然，隨著晶體管越來(lái)越小，由于各種原因，漏電問(wèn)題變得越來(lái)越嚴(yán)重。
兩種解決方案隨著晶體管體積的縮小，另一種泄漏成為一個(gè)問(wèn)題。這種情況來(lái)自于柵極（晶體管上的控制終端），柵極越來(lái)越不能完全關(guān)閉通過(guò)通道的電流。這種漏電情況不僅導(dǎo)致更多的功耗浪費(fèi)，而且還可能使晶體管永遠(yuǎn)無(wú)法完全關(guān)閉，使得邏輯1和邏輯0之間的區(qū)別很難被檢測(cè)出來(lái)。
研究平面工藝的工程師和研究SOI的工程師用兩種截然不同的方式來(lái)解決這個(gè)問(wèn)題。包括TSMC和Intel在內(nèi)的主流公司都采用了在晶圓表面物理制造晶體管的方法，實(shí)際上是將晶體管的窄邊翻轉(zhuǎn)，使其像鰭一樣位于晶圓表面，這一方法將與隔離well接觸的通道面積最小化，大大減少了泄漏和相關(guān)影響。更重要的是，它允許工程師在三面用柵極材料包圍細(xì)長(zhǎng)的鰭狀通道，就像一個(gè)鞍套在非常薄的馬身上，極大地提高了柵極截?cái)嗤ǖ离娏鞯哪芰Α４蠹s在2013年，所謂的FinFET從學(xué)術(shù)理論進(jìn)入量產(chǎn)。
但是面對(duì)柵極越來(lái)越無(wú)法關(guān)閉通道電流，SOI工藝工程師相信他們有一個(gè)比FinFET的機(jī)械和工藝復(fù)雜性更優(yōu)雅的解決方案。由于他們的溝道是夾在柵極和底層氧化物之間的薄硅帶，他們可以簡(jiǎn)單地使溝道更薄，只在柵極結(jié)構(gòu)和底層氧化物之間留下一層極薄的溝道材料薄膜。在這個(gè)有限的空間里，柵極幾乎可以把所有的松散電子都掃出有源溝道區(qū)域，耗盡它的電荷載子，從而使電流幾乎不可能流動(dòng)。換句話說(shuō)，柵極可以完全耗盡通道中載子的供應(yīng)：因此，稱(chēng)為FD-SOI（fully depleted SOI）。
一個(gè)不平等的競(jìng)爭(zhēng)
FD-SOI在2012年左右推出時(shí)，似乎對(duì)傳統(tǒng)平面CMOS提出了嚴(yán)峻的挑戰(zhàn)。當(dāng)年ST推出的28nm FD-SOI工藝在性能和功率方面的優(yōu)勢(shì)可與當(dāng)代的22nm CMOS相媲美，似乎也滿足了未來(lái)FinFET工藝的承諾。但在2013年底，TSMC開(kāi)始了16nm FinFET工藝的早期生產(chǎn)，關(guān)閉了FD-SOI對(duì)大規(guī)模移動(dòng)應(yīng)用處理器、主流CPU和GPU市場(chǎng)的大門(mén)。
發(fā)生了什么事？在技術(shù)問(wèn)題上，F(xiàn)D-SOI面臨著一些不利因素。它的專(zhuān)用晶圓過(guò)去和現(xiàn)在都比傳統(tǒng)的硅晶圓貴。而且因?yàn)镕D-SOI晶體管與FinFET相比在電氣上有很大不同，芯片設(shè)計(jì)師必須為FD-SOI使用不同的仿真模型、電路庫(kù)，在某些情況下，他們寧愿使用FinFET的設(shè)計(jì)工具。這反過(guò)來(lái)又限制了FD-SOI對(duì)所有重要的芯片IP開(kāi)發(fā)者的吸引力，這些開(kāi)發(fā)者為SoC開(kāi)發(fā)者設(shè)計(jì)存儲(chǔ)、邏輯庫(kù)和復(fù)雜的功能。
SOI在過(guò)去已經(jīng)克服了這些問(wèn)題，部分原因是得到了IBM的支持，IBM當(dāng)時(shí)是一個(gè)主要的IDM和研發(fā)領(lǐng)域的領(lǐng)導(dǎo)者。但這個(gè)行業(yè)已經(jīng)發(fā)生了變化。2013年，技術(shù)、制造和客戶支持方面的大鱷是TSMC，而巨型IDM是Intel。兩家公司的路線圖都致力于FinFET。為了贏得設(shè)計(jì)上的勝利，F(xiàn)D-SOI不僅要展示出超越成本和風(fēng)險(xiǎn)的技術(shù)優(yōu)勢(shì)，還要展示出可以延伸至未來(lái)幾代的路線圖。FD-SOI供應(yīng)商適時(shí)地提供了這樣一份路線圖。
但客戶們不得不問(wèn)，F(xiàn)D-SOI的領(lǐng)軍企業(yè)（主要是GlobalFoundries和ST）能否從該工藝中獲得足夠的收入，以繼續(xù)TSMC、Intel和Samsung在邁向2nm工藝路線圖時(shí)所做的巨額投資。答案很快就來(lái)了，而且是赤裸裸的。GlobalFoundries在2015年底宣布在最初的28nm工藝基礎(chǔ)上推出22nm工藝，但在2018年仍在進(jìn)行產(chǎn)能爬坡。計(jì)劃中的14nm制程（跳過(guò)整個(gè)制程節(jié)點(diǎn)）被取消。
截至2018年，TSMC已有了長(zhǎng)達(dá)5年的FinFET生產(chǎn)經(jīng)驗(yàn)，7nm制程已全面投產(chǎn)。贏得先進(jìn)SoC和處理器業(yè)務(wù)的領(lǐng)先優(yōu)勢(shì)太大了，難以克服。FD-SOI繼續(xù)生產(chǎn)，但在超高頻射頻和超低功耗組件領(lǐng)域確立了自己的地位，而在這些應(yīng)用中，先進(jìn)的FinFET出現(xiàn)了特殊的設(shè)計(jì)問(wèn)題。
與此同時(shí)，GlobalFoundries的CEO Tom Caulfield在4月的FD-SOI公告中指出，該計(jì)劃是“解決在汽車(chē)、IoT和智能移動(dòng)設(shè)備中需要低功耗、網(wǎng)聯(lián)和安全性的芯片的快速增長(zhǎng)”。
這次有什么不同？
所有這些歷史可能會(huì)讓人們對(duì)新的FD-SOI公告產(chǎn)生審慎的懷疑，尤其是它不僅聲稱(chēng)針對(duì)當(dāng)前的應(yīng)用，而且還聲稱(chēng)針對(duì)主流的SoC和處理器。在沒(méi)有20nm和14nm生產(chǎn)經(jīng)驗(yàn)的情況下，開(kāi)發(fā)任何10nm工藝都面臨著巨大的挑戰(zhàn)。其中最重要的是需要引入EUV光刻技術(shù)，這帶來(lái)了一系列全新的技術(shù)問(wèn)題和巨大的成本。更復(fù)雜的是，該工藝是在一種全新的基板上開(kāi)發(fā)的，與TSMC、Intel和Samsung建立的經(jīng)驗(yàn)完全不同。加上歐盟項(xiàng)目的四年時(shí)間框架，更多的問(wèn)題出現(xiàn)了。例如，這段時(shí)間是否足夠進(jìn)入先進(jìn)晶圓加工設(shè)備的訂單隊(duì)列，特別是目前積壓著大量訂單的EUV設(shè)備。
如果這些問(wèn)題能夠得到解決，那么就存在競(jìng)爭(zhēng)問(wèn)題。四年后，當(dāng)GlobalFoundries和ST計(jì)劃開(kāi)始生產(chǎn)他們的10nm FD-SOI時(shí)，TSMC的路線圖要求盡早生產(chǎn)其2nm GAA工藝，這是一種超越FinFET的進(jìn)化，也是將晶體管通道與晶圓完全隔離。當(dāng)一個(gè)10nm制程的挑戰(zhàn)者面對(duì)一個(gè)2nm制程的在位者時(shí)，最可能的結(jié)果似乎是FD-SOI將努力保住它的小眾應(yīng)用，更不用說(shuō)進(jìn)入移動(dòng)和數(shù)據(jù)中心市場(chǎng)了。
FD-SOI的支持者清楚地知道他們面臨的挑戰(zhàn)，他們信心滿滿地向前邁進(jìn)，指出FD-SOI能夠?qū)?shù)字功能與多種不容易擴(kuò)展的技術(shù)集成在一起，如模擬、射頻和功率組件。最后，投資者將決定FD-SOI的發(fā)展方向，而客戶將決定是否采用。讓我們拭目以待。
