加入星計劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權(quán)保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

此設計可將Altera FPGA 連接到LVDS 接口模數(shù)轉(zhuǎn)換器的起點

2018/11/16
85
服務支持：
技術(shù)交流群

完成交易后在“購買成功”頁面掃碼入群，即可與技術(shù)大咖們分享疑惑和經(jīng)驗、收獲成長和認同、領(lǐng)取優(yōu)惠和紅包等。

虛擬商品不可退

當前內(nèi)容為數(shù)字版權(quán)作品，購買后不支持退換且無法轉(zhuǎn)移使用。

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論
  • 方案介紹
  • 相關(guān)文件
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請入駐 產(chǎn)業(yè)圖譜

描述

該參考設計和相關(guān)的示例 Verilog 代碼可用作將 Altera FPGA 連接到德州儀器 (TI) 高速 LVDS 接口模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 的起點。其中說明了固件實施并介紹了所需的計時限制。

特性

該設計僅為固件，并進行了詳細論述以幫助理解

示例 Verilog 代碼是 FPGA 連接到高速數(shù)據(jù)轉(zhuǎn)換器應用的簡單起點

該設計可輕松擴展到其他 TI 高速數(shù)據(jù)轉(zhuǎn)換器

ADC 和 DAC 部分是分開的，以防只需使用其中一個

詳細介紹了有關(guān) DAC 和 ADC 的接口計時限制

已使用現(xiàn)成的 TI EVM 對固件進行了測試

  • 原理圖.zip
    描述：原理圖
  • 測試數(shù)據(jù).pdf
    描述：測試數(shù)據(jù)

相關(guān)推薦

電子產(chǎn)業(yè)圖譜