加入星計(jì)劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入

Xilinx FPGA

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論
  • Xilinx FPGA 7系列 GTX/GTH Transceivers
    Xilinx FPGA 7系列 GTX/GTH Transceivers
    Xilinx 7系列FPGA全系所支持的GT，GT資源是Xilinx系列FPGA的重要賣點(diǎn)，也是做高速接口的基礎(chǔ)，GT的意思是Gigabyte Transceiver，G比特收發(fā)器。不管是PCIE、SATA、MAC等，都需要用到GT資源來做數(shù)據(jù)高速串化和解串處理，Xilinx不同的FPGA系列擁有不同的GT資源類型，低端的A7由GTP，K7有GTX，V7有GTH，GTZ被用于少數(shù)V7系列，更高端的U+系列還有GTY等，他們的速度越來越高，應(yīng)用場(chǎng)景也越來越高端。。。
    3173
    08/21 10:40
  • Xilinx FPGA BGA推薦設(shè)計(jì)規(guī)則和策略（二）
    Xilinx FPGA BGA推薦設(shè)計(jì)規(guī)則和策略（二）
    上一篇介紹了BGA封裝PCB層數(shù)估計(jì)、BGA焊盤設(shè)計(jì)、過孔設(shè)計(jì)、信號(hào)走線等內(nèi)容，本文我們介紹下FPGA BGA封裝電源管腳布線。
  • Xilinx FPGA BGA推薦設(shè)計(jì)規(guī)則和策略（一）
    Xilinx FPGA BGA推薦設(shè)計(jì)規(guī)則和策略（一）
    Xilinx?Versal?體系結(jié)構(gòu)、UltraScale?體系結(jié)構(gòu)、7系列和6系列設(shè)備有多種封裝，旨在實(shí)現(xiàn)最大性能和最大靈活性。這些封裝有四種間距尺寸：1.0 mm、0.92 mm、0.8 mm和0.5 mm。本文針對(duì)這幾種間距封裝器件就PCB層數(shù)估計(jì)、BGA焊盤設(shè)計(jì)、過孔設(shè)計(jì)、走線等進(jìn)行介紹。
  • Xilinx FPGA編程技巧之常用時(shí)序約束詳解
    Xilinx FPGA編程技巧之常用時(shí)序約束詳解
    今天給大俠帶來Xilinx FPGA編程技巧之常用時(shí)序約束詳解，話不多說，上貨。為了保證成功的設(shè)計(jì)，所有路徑的時(shí)序要求必須能夠讓執(zhí)行工具獲取。最普遍的三種路徑以及異常路徑為：
  • 基于FPGA的“俄羅斯方塊”系統(tǒng)設(shè)計(jì)
    基于FPGA的“俄羅斯方塊”系統(tǒng)設(shè)計(jì)
    今天給各位大俠帶來基于FPGA的“俄羅斯方塊”設(shè)計(jì)。通過此次項(xiàng)目，完成以下目的：1）?熟悉Xilinx FPGA的架構(gòu)及開發(fā)流程；2）?設(shè)計(jì)一個(gè)功能完整的系統(tǒng)，掌握FSM + Datapath的設(shè)計(jì)方法。
  • Xilinx FPGA Partial Reconfiguration 部分重配置 詳細(xì)教程
    Xilinx FPGA Partial Reconfiguration 部分重配置 詳細(xì)教程
    Partial Reconfiguration（部分重配置）在現(xiàn)在的FPGA應(yīng)用中越來越常見，我們這次的教程以Project模式為例來說明部分重配置的操作過程。這里我們使用的Vivado版本是2017.2，使用的例程是Vivado自帶的wavegen工程，并在工程中增加一個(gè)計(jì)數(shù)器模塊，如下圖所示
  • FPGA技術(shù)干貨集錦
    FPGA技術(shù)干貨集錦
    本期內(nèi)容與非網(wǎng)整理了涵蓋初、中、高級(jí)的FPGA相關(guān)技術(shù)干貨，包含技術(shù)資料、電路設(shè)計(jì)、在線課程等技術(shù)分享。
  • Xilinx 7系列FPGA PCB設(shè)計(jì)指導(dǎo)（四）
    Xilinx 7系列FPGA PCB設(shè)計(jì)指導(dǎo)（四）
    傳輸介質(zhì)的選擇，無論是PCB材料還是電纜類型，都會(huì)對(duì)系統(tǒng)性能產(chǎn)生很大的影響。盡管任何傳輸介質(zhì)在GHz頻率都是有損的，但本章提供了一些管理信號(hào)衰減的指南，以便為給定的應(yīng)用獲得最佳性能。
  • Xilinx 7系列FPGA PCB設(shè)計(jì)指導(dǎo)（一）
    Xilinx 7系列FPGA PCB設(shè)計(jì)指導(dǎo)（一）
    從本文開始，我們陸續(xù)介紹下有關(guān)7系列FPGA通用PCB設(shè)計(jì)指導(dǎo)，重點(diǎn)介紹在PCB和接口級(jí)別做出設(shè)計(jì)決策的策略。由于FPGA本身也屬于數(shù)字集成電路，文章中的大部分設(shè)計(jì)策略及概念也可為其他數(shù)字IC電路設(shè)計(jì)提供參考。文章內(nèi)容主要包括以下五個(gè)章節(jié)內(nèi)容：
  • 晶圓的另一面：背面供電領(lǐng)域的最新發(fā)展
    晶圓的另一面：背面供電領(lǐng)域的最新發(fā)展
    在我從事半導(dǎo)體設(shè)備的職業(yè)生涯之初，晶圓背面是個(gè)麻煩問題。當(dāng)時(shí)發(fā)生了一件令我記憶深刻的事：在晶圓傳送的過程中，幾片晶圓從機(jī)器人刀片上飛了出來。收拾完殘局后，我們想到，可以在晶圓背面沉積各種薄膜，從而降低其摩擦系數(shù)。放慢晶圓傳送速度幫助我們解決了這個(gè)問題，但我們的客戶經(jīng)理不太高興，因?yàn)樗麄儾坏貌幌蚩蛻艚忉層纱藢?dǎo)致的產(chǎn)量減少的原因。
  • Xilinx FPGA Vivado 開發(fā)流程
    本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細(xì)操作步驟，最直白的言語描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場(chǎng)小白及打算進(jìn)階提升的職業(yè)開發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會(huì)。
  • Xilinx FPGA時(shí)鐘及I/O接口規(guī)劃（二）
    Vivado?Design Suite提供了幾種可能影響I/O和時(shí)鐘規(guī)劃的器件規(guī)劃功能。例如，F(xiàn)PGA配置方案、約束、配置電壓方式都會(huì)影響I/O和時(shí)鐘規(guī)劃?；蛘?，定義與封裝兼容的其他器件，以便在最終設(shè)計(jì)需要時(shí)更改FPGA器件時(shí)，可以實(shí)現(xiàn)無縫銜接。建議在時(shí)鐘和I/O規(guī)劃前定義這些特殊的屬性。

正在努力加載...