Xilinx FPGA BGA推薦設(shè)計(jì)規(guī)則和策略（二）

引言：上一篇介紹了BGA封裝PCB層數(shù)估計(jì)、BGA焊盤設(shè)計(jì)、過孔設(shè)計(jì)、信號(hào)走線等內(nèi)容，本文我們介紹下FPGA BGA封裝電源管腳布線。

1. 概述

工程師必須在設(shè)計(jì)階段早期評(píng)估功率需求，以確保有足夠的層和面積為需要功率的BGA焊盤提供足夠的功率。因?yàn)榇蠖鄶?shù)BGA電源引腳位于BGA區(qū)域的中心，所以電流行進(jìn)的路徑穿過BGA區(qū)域中的無數(shù)過孔。過孔之間的空間可以保守地承載約0.05A/mil的走線寬度（對(duì)于0.5盎司的銅）。過孔之間的跡線寬度由過孔的節(jié)距（通常與BGA的節(jié)距相同）、過孔鉆頭直徑和制造廠定義的鉆銅規(guī)格來定義。

下圖顯示了如何計(jì)算可以通過每個(gè)通路的電流量。確保電源平面足夠?qū)?，足夠包容，以便為BGA電源球提供所需的安培數(shù)。以下方程可用于計(jì)算每個(gè)通道的電流：

圖1：BGA區(qū)域內(nèi)的電力輸送（0.5盎司銅）

下表顯示了0.8 mm和1.0 mm間距器件的每個(gè)通道的電流值。由于0.5mm器件的間距非常細(xì)，因此不可能在標(biāo)準(zhǔn)過孔之間布線。為了到達(dá)電源平面，對(duì)于0.5mm焊盤器件建議通過BGA焊盤下的微過孔實(shí)現(xiàn)與電源層互聯(lián)。

表1：0.8 mm、0.92 mm和1.0 mm器件的每通道電流計(jì)算

2. 用于遠(yuǎn)距離電壓感測(cè)線（Sense Lines）的PCB布線

為了正確補(bǔ)償由于高電流負(fù)載引起的PCB上的IR電壓降，電壓調(diào)節(jié)器模塊（VRM）感測(cè)線的正確布線對(duì)于在ACAP管芯處保持適當(dāng)?shù)碾妷?a class="article-link" target="_blank" href="/baike/1465710.html">電平至關(guān)重要。
注意：由于調(diào)節(jié)器的設(shè)計(jì)、引腳和要求各不相同，請(qǐng)務(wù)必始終遵循VRM供應(yīng)商的感應(yīng)線建議。

2.1 感應(yīng)線的用途

由于電壓調(diào)節(jié)器通常與它們供電的設(shè)備相距很遠(yuǎn)，因此在調(diào)節(jié)器和負(fù)載的主要點(diǎn)之間的電壓通常存在DC電壓IR下降，特別是在存在高電流負(fù)載的情況下。如果調(diào)節(jié)器沒有考慮到這種下降，負(fù)載點(diǎn)的電壓可能比調(diào)節(jié)器看到的要低很多。由此產(chǎn)生的較低電壓可能超出正確器件操作所需的極限。下圖說明了電流的方向和由此產(chǎn)生的電壓降。

圖2：VRM和負(fù)載點(diǎn)之間的直流電壓降

為了克服這種電壓降，調(diào)節(jié)器實(shí)現(xiàn)了從調(diào)節(jié)器直接連接到負(fù)載點(diǎn)的感測(cè)線。這些感測(cè)線是調(diào)節(jié)器和負(fù)載點(diǎn)之間的直接跡線，不攜帶任何電流。因?yàn)樗鼈儾粩y帶任何電流，所以調(diào)節(jié)器感測(cè)引腳處的電壓與負(fù)載點(diǎn)處的電壓完全相同。因此，調(diào)節(jié)器可以根據(jù)需要適當(dāng)?shù)卣{(diào)節(jié)其輸出電壓，使得負(fù)載點(diǎn)處的電壓在所需的規(guī)格內(nèi)。下圖說明了從VRM到負(fù)載點(diǎn)的感測(cè)線的放置和布線。

圖3：感應(yīng)線示例

2.2 感應(yīng)線的局限性

1）電壓差

因?yàn)楦袦y(cè)線只能放置在負(fù)載點(diǎn)的一個(gè)位置，所以感測(cè)點(diǎn)前面的其他區(qū)域可能顯示出更高的電壓，而負(fù)載點(diǎn)之外的點(diǎn)可能顯示出更低的電壓。下圖說明了這種電壓差異。當(dāng)電流從VRM流到負(fù)載點(diǎn)時(shí)，點(diǎn)V1處的電壓高于V2處的感測(cè)點(diǎn)。同樣地，點(diǎn)V3處的電壓低于感測(cè)點(diǎn)V2處的電壓。

圖4：BGA引腳中不同點(diǎn)的電壓

2）只有一個(gè)感測(cè)引腳的VRM

某些VRM不包括用于接地的感測(cè)引腳。這種布置的主要限制是VRM不考慮負(fù)載點(diǎn)處接地電壓的波動(dòng)，導(dǎo)致電壓調(diào)節(jié)不太精確。

2.3 帶專用檢測(cè)引腳的ACAP

Select Versal ACAP包含用于VCCINT及其相關(guān)接地回路的專用遠(yuǎn)程電壓感測(cè)引腳。它們提供了對(duì)模具最接近的觀察。下圖顯示了具有專用感測(cè)引腳的ACAP的推薦感測(cè)線路布線。

?在ACAP附近放置內(nèi)聯(lián)0Ω電阻器：
○ 需要電阻器來確保感測(cè)線被布線為跡線，并且不會(huì)掉到平面上。

?將感應(yīng)線路布線為50Ω松耦合差動(dòng)傳輸線路：
○ 需要接地才能感應(yīng)到電源和接地之間的真正差異。

圖5：專用感測(cè)引腳布線

2.4 無專用檢測(cè)引腳的ACAPS?

對(duì)于沒有專用感測(cè)引腳的ACAP，感測(cè)線連接應(yīng)連接到盡可能靠近ACAP上最重要負(fù)載點(diǎn)的BGA球。這可以通過直流模擬或Vivado工具中的設(shè)備視圖進(jìn)行最佳估計(jì)。如果無法估計(jì)負(fù)載點(diǎn)，建議將感測(cè)連接朝向BGA引腳場的中心。將球放置在離調(diào)節(jié)器最遠(yuǎn)的位置也是一種選擇，但不太可取。

?在ACAP附近放置內(nèi)聯(lián)0Ω電阻器：
○ 需要電阻器來確保感測(cè)線被布線為跡線，并且不會(huì)掉到平面上。

?將感應(yīng)線路布線為50Ω松耦合差動(dòng)傳輸線路：
○ 需要接地才能感應(yīng)到電源和接地之間的真正差異。

為了實(shí)現(xiàn)最佳的功率傳輸，確保連接到感測(cè)線的球完全連接到它們各自的平面，即，不要將它們作為“間諜孔”未連接（見下圖）。

圖6：沒有專用感測(cè)引腳的布線

2.5 路由隧道和感測(cè)線的使用

一些Versal ACAP具有專門放置的BGA引腳的專用“隧道”（Tunnel），以便以最小的IR壓降提供最大的功率傳輸。這種所謂的路由隧道消除了導(dǎo)致電源平面出現(xiàn)孔洞的過孔阻擋區(qū)域。布線通道中的引腳不會(huì)直接連接到ACAP上的管芯。這些引腳的存在只是為了使VCCINT的PCB布線平面不需要來自其他信號(hào)或電源軌的過孔。

下圖顯示了帶有VCCINT引腳字段的VC1902-A2197器件的BGA引腳區(qū)域。布線隧道區(qū)域中的引腳不需要到下面的VCCINT平面的過孔，因此在向VCCINT供電的金屬平面中沒有孔。最佳感測(cè)線放置在VCCINT引腳場上路由隧道外部的任何點(diǎn)上。

圖7：帶VCCINT路由隧道的VC1902-A2197

下圖顯示了帶有VCCINT引腳字段的VM1802-C1760器件的BGA引腳字段。該設(shè)備上沒有路由隧道，因此BGA上的功率平面具有過孔擋板，從而降低了功率傳輸效率。建議在該引腳場中心附近的任何位置放置感測(cè)線。

圖8：VM1802-C1760 VCCINT引腳區(qū)域

延伸閱讀：Xilinx FPGA BGA推薦設(shè)計(jì)規(guī)則和策略（一）