?半導體行業(yè)的功耗之戰(zhàn)

“能源消耗”、“碳排放”、“續(xù)航焦慮”，這一系列的問題反映到半導體領域，都與芯片功耗息息相關。目前，我們正處于數(shù)字化浪潮中，伴隨著物聯(lián)網、移動計算、自動駕駛汽車和數(shù)據(jù)中心等技術的蓬勃發(fā)展，芯片設計師們正面臨著一個巨大的挑戰(zhàn)：如何在追求高性能的同時，有效管理功耗？這是因為，高能耗不僅導致系統(tǒng)過熱、電池續(xù)航減短、成本上升，還會增加碳排放，從而對環(huán)境產生不利影響。

實現(xiàn)每瓦特的最佳性能，已成為各行業(yè)芯片設計師面臨的“必修課”，誰能更有效地解決能耗問題，誰就可能獲得競爭優(yōu)勢。

新興市場，面臨功耗之殤

近年來，智能汽車、數(shù)據(jù)中心和人工智能（AI）等新興市場正迅速發(fā)展，這些領域對高性能芯片的需求不斷增長，以TOPS著稱的AI加速器逐漸成為半導體領域的中流砥柱，為這些新興領域提供強大的算力支持。然而，高算力、高性能的背后也意味著高功耗。

在汽車領域，隨著汽車電動化、智能化和網聯(lián)化的快速發(fā)展，駕駛輔助系統(tǒng)、智能安全功能和先進的信息娛樂系統(tǒng)已普及至各價位車型，不再是高端品牌的專屬。這些創(chuàng)新功能的核心依賴于硅芯片技術。行業(yè)數(shù)據(jù)顯示，傳統(tǒng)內燃機車輛（ICE）中含有1000多個芯片，而在電動車（EV）中，這一數(shù)字翻倍。

這么多的電子設備意味著消耗大量的電能：

對于內燃機車來說，這增加了電氣系統(tǒng)和充電系統(tǒng)的負擔，因此汽車制造商正在考慮從目前的12V系統(tǒng)轉向48V系統(tǒng)。這樣可以降低車輛線路中的電流水平，使用成本更低的細電線，同時提高可靠性。

對于EV，車載電子設備的高能耗直接關系到續(xù)航里程，“續(xù)航焦慮”成為消費者購車過程中僅次于價格的第二考慮因素?，F(xiàn)代車輛，特別是那些集成了先進駕駛輔助系統(tǒng)（ADAS）、自動駕駛技術以及音視頻智能功能的車輛，需要處理來自多個來源的大量數(shù)據(jù)，例如視頻、音頻、雷達和激光雷達（LiDAR）等。這些數(shù)據(jù)源為車輛提供了關于其周圍環(huán)境的詳細信息，使其能夠更安全和更智能地駕駛。為了處理這些數(shù)據(jù)，汽車需要具備強大的算力。而駕駛輔助和安全特性越高級，能耗也水漲船高，進而增加了電動車的充電頻率和對電網的壓力，對環(huán)境也會產生不利影響。

數(shù)據(jù)中心作為數(shù)字化基礎設施的核心，其能耗問題更為突出。隨著云計算和大數(shù)據(jù)的發(fā)展，數(shù)據(jù)中心的規(guī)模不斷擴大，對處理能力的要求也不斷攀升。芯片作為數(shù)據(jù)中心的“心臟”，其能耗成本已成為運營商不可忽視的一大負擔。

人工智能市場的迅猛發(fā)展同樣帶來了能耗問題。AI算法通常需要大量的計算資源，尤其是在訓練復雜的機器學習模型時。以ChatGPT為典型，其所需的計算資源大約每3-4個月就要翻一倍，要處理的參數(shù)達到T級別，訓練單個深度學習模型GPT3，大約會產生約500噸的二氧化碳排放，相當于普通燃油車行駛一百萬英里。

近日，美國能源部（DoE）呼吁將半導體能效提高1000倍。從半導體行業(yè)的角度來理解這個問題，就意味著降低芯片的功耗。無論是在數(shù)據(jù)中心進行AI訓練，還是在邊緣進行推理，實現(xiàn)每瓦性能的最佳化顯然是半導體行業(yè)的首要任務。降低能耗除了減少環(huán)境影響，還能降低運營成本，最大限度地提高有限功率預算內的性能，并幫助緩解熱挑戰(zhàn)。

對于數(shù)據(jù)中心、汽車和AI市場這些有著高算力、高能耗需求的市場，對功耗進行優(yōu)化是發(fā)展的必由之路。從長遠來看，唯有實現(xiàn)技術創(chuàng)新與環(huán)境可持續(xù)性的平衡，才是推動這些領域持續(xù)健康發(fā)展的關鍵。

如何塑造未來的SoC低功耗設計？

說到Soc芯片的功耗優(yōu)化方法，在過去幾十年中，其設計方法經歷了重大的技術演進。

起初，半導體行業(yè)主要依賴于SPICE（Simulation Program with Integrated Circuit Emphasis）這類電路模擬器來評估晶體管層面的功耗。雖然SPICE在處理能力和運算速度方面存在局限，但它卻是當時最先進的工具之一。隨著技術進步，SPICE逐漸演變?yōu)槟軌蜻M行更高精度的門級功耗分析的工具，從而在模擬和分析電子電路能源消耗方面提供了更高的準確性。

在技術的中期階段，行業(yè)向基于專門電源特性庫的更高級門級工具過渡，實現(xiàn)了更高層次的抽象模擬。隨后，這種趨勢延伸至寄存器傳輸級（RTL）、系統(tǒng)級方法，甚至擴展到仿真電源分析領域。雖然這種轉變在更高抽象層面上提供了更多降低功耗的機會，但可能會犧牲一定的分析精度。而當深入具體設計階段，如RTL和實現(xiàn)階段，功耗分析的準確性得到提高，但可能會犧牲設計的靈活性。

現(xiàn)今，為提高復雜芯片設計的準確性，業(yè)界越來越關注于RTL和更高層次的抽象。這涉及到為不同的組件，如IP塊、處理器核心、硬件加速器等，開發(fā)更高級別的模型。仿真技術在這方面扮演著重要角色，它提供了更現(xiàn)實的功耗分析，不再僅依賴于合成數(shù)據(jù)向量，而是使用實際工作負載進行分析。

當然，對于不同應用領域的芯片，其設計方法和需求可能有所不同。比如AI加速器通常由數(shù)千個處理元素（tile）組成的陣列構成，對于十億門以上的設計，為了降低功耗和漏電，需要高級仿真系統(tǒng)運行數(shù)十億個周期，并迅速提供多個準確的迭代，進行多域硬件和軟件功耗驗證。

而對于電動汽車這種能耗敏感型的應用，需要全面考慮整個汽車系統(tǒng)的構建，因此，硬件架構的決策成為了設計過程中一個關鍵環(huán)節(jié)。在策劃整個汽車硬件系統(tǒng)時，工程師需要在不同類型的處理器——如通用CPU架構、專用數(shù)字信號處理器（DSP）和硬件加速器——之間做出選擇，以便在靈活性、效率和專用化之間找到平衡。此外，內存子系統(tǒng)的設計也不可忽視。為了做出這些關鍵的設計決策，架構師需要能夠訪問一個系統(tǒng)，該系統(tǒng)能夠以穩(wěn)健的方式對硬件的功耗、性能和面積（PPA）特性進行建模。這不僅包括硬件的物理屬性，還涉及不同用例下的性能表現(xiàn)。

可以看出，芯片的功耗管理是一個復雜且關鍵的任務。因此，在整個芯片設計周期中，設計師必須采用全面的低功耗策略，這涉及從最初的設計階段到最終的物理實現(xiàn)階段的每一個細節(jié)，以實現(xiàn)最優(yōu)的能效。

芯片的低功耗之旅幾乎要貫穿芯片始終。首先，需要在RTL階段，采用功耗優(yōu)化方法，包括關閉不必要的電源域、調整電壓和處理器頻率，以及更智能地控制時鐘和數(shù)據(jù)流，甚至是借助AI的力量，完成設計上的低功耗設計。然后，驗證工程師再來驗證這些低功耗方法是否行之有效，此時，他們需要使用全面的電源管理策略，如統(tǒng)一電源格式（UPF），并確保所有驗證方法——無論是靜態(tài)的、形式的、還是基于仿真的——都能正確理解和實施這些策略。最后，在完成RTL功耗分析和降低后，可以使用物理實現(xiàn)，如綜合和布局布線工具進一步優(yōu)化PPA。

基本的方法論已經確定了，但是挑戰(zhàn)依然存在：如何確保在所有設計階段實現(xiàn)最大的功耗優(yōu)化準確性？解決這一挑戰(zhàn)的關鍵在于不斷完善和升級工具及方法論，確保它們能夠滿足不斷變化的能耗要求。

新思科技低功耗SoC解決方案：從架構到功耗簽核，全流程助力功耗優(yōu)化

在應對半導體行業(yè)日益增長的功耗降低與能效提升需求中，新思科技推出了全面的端到端解決方案——節(jié)能系統(tǒng)級芯片(SoC)解決方案（Energy-Efficient SoCs），助力各領域的芯片設計師能夠以經濟高效的方式達到或超過雄心勃勃的性能和能效目標，同時加速上市時間。該解決方案涵蓋了從架構到RTL設計和驗證，再到仿真驅動的功耗分析，再到實施，最終到功耗簽核的整個設計流程。

下圖顯示了新思科技這一低功耗解決方案的全流程。在芯片設計流程的初始階段，Synopsys Platform Architect可以用于基于預RTL架構模型和軟件工作負載的架構探索和早期性能功耗權衡。

新思科技的端到端的低功耗解決方案

下一階段的Synopsys ZeBu Empower用于功耗仿真，具有分析和探索軟件工作負載以識別進一步分析和探索的關鍵窗口的能力和性能。位于硅谷的AI芯片初創(chuàng)公司SiMa.ai已經開始使用ZeBu Empower來設計用于智能邊緣的高性能、低能耗AI芯片，來降低功耗。在能效提升方面，SiMa.ai成功地將其低功耗MLSoC的每瓦每秒幀數(shù)（FPS）提高了2.5倍。SiMa.ai的硅工程總監(jiān)Sounil Biswas在2023年SNUG硅谷大會上的一次演講中提到，Synopsys ZeBu Empower的數(shù)據(jù)與實際板上測量結果高度一致。

為了補充ZeBu Empower并實現(xiàn)低功耗的RTL設計，新思科技又提供了Synopsys PrimePower RTL，這是一種RTL功耗分析和降低工具，它具備時序導向并考慮物理設計的邏輯綜合能力與集成計算引擎，始終能夠獲得準確的功耗結果（其功耗結果同物理版圖布局后的計算差異在±15%之內）。Synopsys PrimePower RTL還能隨著RTL成熟，進行高精度的RTL功耗探索。

Synopsys Fusion Compiler是一個全面且集成的RTL到GDSII實現(xiàn)系統(tǒng)，可以實現(xiàn)額外的PPA優(yōu)化。接下來，PrimePower和RedHawk（來自Ansys，現(xiàn)在已是新思科技的一部分）的簽核引擎融合，提供最快的收斂速度和最佳的結果質量（QoR）。Synopsys PrimePower是一個被認為是黃金標準的功耗簽核解決方案，其已被全球領先的晶圓代工廠認證，適用于高達3納米工藝，能夠提供快速的運行性能和分布式處理，實現(xiàn)簽核階段的高精度，精度與SPICE和硅測量結果相差僅幾個百分點。

新思科技的節(jié)能SoC開發(fā)流程專注于在芯片設計的每一個階段尋找并實現(xiàn)降低功耗的機會，從而創(chuàng)造出高能效的芯片。其方法是基于實際使用場景中的軟件運行狀況來調整功耗和性能的平衡，這樣做可以避免在實際使用中出現(xiàn)意外的問題。通過早期和準確的功耗分析，芯片工程師能夠快速且有效地達到預定的PPA目標。

結語

綜上所述，芯片設計的功耗管理是一個復雜且關鍵的任務，低功耗設計方法已經走了很長的路，從基礎工具發(fā)展到復雜的仿真解決方案，不斷推動著芯片行業(yè)的進步。而在當前這個既重視高性能又強調高能效的新時代，新思科技推出的全新端到端節(jié)能SoC解決方案，無疑將成為推動系統(tǒng)級芯片向更高節(jié)能目標邁進的關鍵力量。