智算時(shí)代全速推進(jìn)，合見(jiàn)工軟重磅發(fā)布多款國(guó)產(chǎn)自研EDA與IP解決方案

國(guó)內(nèi)領(lǐng)先的集成電路設(shè)計(jì)EDA及工業(yè)軟件企業(yè)上海合見(jiàn)工業(yè)軟件集團(tuán)有限公司（簡(jiǎn)稱“合見(jiàn)工軟”）在IDAS 2024設(shè)計(jì)自動(dòng)化產(chǎn)業(yè)峰會(huì)期間隆重召開(kāi)了“2024合見(jiàn)工軟年度新產(chǎn)品發(fā)布會(huì)”，會(huì)上重磅發(fā)布了十一款國(guó)產(chǎn)自主自研EDA及IP產(chǎn)品，其中多項(xiàng)產(chǎn)品技術(shù)達(dá)到了國(guó)際先進(jìn)性能水平，為中國(guó)本土EDA技術(shù)突破提供了強(qiáng)大的推動(dòng)力。

此次合見(jiàn)工軟發(fā)布的創(chuàng)新產(chǎn)品包括：國(guó)產(chǎn)硬件仿真器中首臺(tái)可擴(kuò)展至460億邏輯門設(shè)計(jì)的硬件仿真平臺(tái)UVHP、新一代單系統(tǒng)先進(jìn)原型驗(yàn)證平臺(tái)、DFT全流程平臺(tái)、電子系統(tǒng)設(shè)計(jì)工具和五款高速接口IP產(chǎn)品。

合見(jiàn)工軟產(chǎn)品發(fā)布會(huì)現(xiàn)場(chǎng)

面對(duì)智算時(shí)代的到來(lái)，復(fù)雜集成電路技術(shù)與工藝的演進(jìn)挑戰(zhàn)，國(guó)產(chǎn)EDA產(chǎn)業(yè)面臨著嚴(yán)苛的時(shí)代考題，如何能將國(guó)產(chǎn)EDA工具推向先進(jìn)水平，并在國(guó)際市場(chǎng)中占據(jù)一席之地。特別是在以人工智能驅(qū)動(dòng)的智算時(shí)代的科技比拼中，EDA工具對(duì)于支撐中國(guó)智算時(shí)代驅(qū)動(dòng)的集成電路產(chǎn)業(yè)發(fā)展至關(guān)重要。

在這條科技攻堅(jiān)的核心賽道上，合見(jiàn)工軟以三年推出20余款產(chǎn)品的創(chuàng)新速度、硬核的技術(shù)實(shí)力與國(guó)內(nèi)集成電路行業(yè)的廣泛認(rèn)可，回答了時(shí)代給予的考題，同時(shí)引領(lǐng)了產(chǎn)業(yè)發(fā)展、技術(shù)創(chuàng)新和生態(tài)完善的國(guó)產(chǎn)EDA新態(tài)勢(shì)。

EDA2副理事長(zhǎng)、深圳市海思半導(dǎo)體有限公司CIO刁焱秋，清華大學(xué)、復(fù)旦大學(xué)、上海大學(xué)等學(xué)界代表，以及知名半導(dǎo)體公司高管及客戶共計(jì)超過(guò)400位代表，共同出席了合見(jiàn)工軟新產(chǎn)品發(fā)布會(huì)。

發(fā)布會(huì)上，合見(jiàn)工軟董事長(zhǎng)潘建岳先生作開(kāi)幕致辭，EDA2副理事長(zhǎng)刁焱秋先生進(jìn)行特邀致辭。潘建岳先生表示，合見(jiàn)工軟以世界級(jí)EDA公司為遠(yuǎn)景，目標(biāo)為中國(guó)集成電路行業(yè)提供國(guó)際領(lǐng)先水平的創(chuàng)新EDA工具，契合國(guó)家加快發(fā)展新質(zhì)生產(chǎn)力的重要要求?？v覽歷史，EDA發(fā)展始終走在集成電路行業(yè)的最前端，引領(lǐng)創(chuàng)新。從創(chuàng)立伊始，合見(jiàn)工軟始終以產(chǎn)品技術(shù)為核心，保持著閉關(guān)研發(fā)、夯實(shí)基礎(chǔ)，幾年間合見(jiàn)工軟已從一家初創(chuàng)企業(yè)，發(fā)展為國(guó)內(nèi)數(shù)字芯片EDA的領(lǐng)導(dǎo)企業(yè)，同時(shí)更跨越到系統(tǒng)級(jí)和IP多個(gè)領(lǐng)域，推出的EDA及IP產(chǎn)品都目標(biāo)迭代到全球競(jìng)爭(zhēng)力。目前合見(jiàn)工軟已成為國(guó)內(nèi)首家可以為數(shù)字大芯片設(shè)計(jì)提供“EDA+IP+系統(tǒng)級(jí)”聯(lián)合解決方案的供應(yīng)商，刷新了EDA研發(fā)的中國(guó)速度，引領(lǐng)了國(guó)產(chǎn)EDA創(chuàng)新時(shí)代。

潘建岳強(qiáng)調(diào)，一路走來(lái)合見(jiàn)工軟得到了很多用戶及合作伙伴的支持，未來(lái)將繼續(xù)保持技術(shù)攻堅(jiān)和產(chǎn)品創(chuàng)新，助力國(guó)內(nèi)集成電路設(shè)計(jì)企業(yè)乃至全球產(chǎn)業(yè)的進(jìn)步。

合見(jiàn)工軟董事長(zhǎng)潘建岳致辭

本次發(fā)布會(huì)的重磅環(huán)節(jié)是由合見(jiàn)工軟首席技術(shù)官賀培鑫先生帶領(lǐng)的合見(jiàn)工軟技術(shù)專家發(fā)布EDA創(chuàng)新趨勢(shì)和全新的十一款產(chǎn)品，這些產(chǎn)品覆蓋了數(shù)字前端、數(shù)字后端、系統(tǒng)級(jí)和接口IP多個(gè)領(lǐng)域。合見(jiàn)工軟自成立以來(lái)一直以國(guó)際先進(jìn)水平為目標(biāo)，多產(chǎn)品線并行研發(fā)，在數(shù)字芯片EDA技術(shù)達(dá)到創(chuàng)新引領(lǐng)的同時(shí)，在技術(shù)更為領(lǐng)先、挑戰(zhàn)更復(fù)雜的數(shù)字芯片設(shè)計(jì)和驗(yàn)證領(lǐng)域已有多項(xiàng)創(chuàng)新成果，填補(bǔ)了部分國(guó)產(chǎn)EDA工具關(guān)鍵點(diǎn)的技術(shù)空白，展現(xiàn)了合見(jiàn)工軟強(qiáng)大的研發(fā)實(shí)力和對(duì)客戶的支持能力。特別是在IP領(lǐng)域?qū)崿F(xiàn)快速覆蓋，現(xiàn)已成為國(guó)內(nèi)首家同時(shí)布局EDA+IP聯(lián)合的供應(yīng)商，并已得到多家商業(yè)客戶的成功流片，數(shù)百家客戶的商業(yè)部署。

智算時(shí)代，創(chuàng)新加速

生成式AI引爆了智算產(chǎn)業(yè)的高速擴(kuò)張，算力已成為數(shù)字時(shí)代的關(guān)鍵源動(dòng)力，也是國(guó)家科技實(shí)力的基石與體現(xiàn)。智算系統(tǒng)中，芯片為整個(gè)架構(gòu)提供算力基礎(chǔ)支撐，每一次大模型的訓(xùn)練和推理參數(shù)量正在呈現(xiàn)指數(shù)級(jí)增長(zhǎng)，帶動(dòng)著作為算力基礎(chǔ)設(shè)施的算力芯片GPU和CPU芯片爆發(fā)式的自主化需求。同時(shí)，智算領(lǐng)域?yàn)樾酒O(shè)計(jì)也帶來(lái)了多重挑戰(zhàn)，芯片的復(fù)雜度呈現(xiàn)大幅的提升，嚴(yán)苛的面世時(shí)間要求設(shè)計(jì)和驗(yàn)證工作更加準(zhǔn)確而高效，對(duì)系統(tǒng)級(jí)設(shè)計(jì)及軟硬件協(xié)同的要求也更為復(fù)雜。這些新的挑戰(zhàn)顛覆了既往的傳統(tǒng)芯片設(shè)計(jì)方法，同時(shí)持續(xù)推升EDA工具研發(fā)的復(fù)雜度。

賀培鑫在演講中提到了智算芯片公司當(dāng)前面臨的四大挑戰(zhàn)，包括算力墻，即數(shù)據(jù)處理速度的限制；第二，存儲(chǔ)墻，內(nèi)存訪問(wèn)速度的限制；第三，能耗墻，先進(jìn)工藝演進(jìn)到一定程度，已經(jīng)沒(méi)有辦法再降低功耗，同時(shí)計(jì)算規(guī)模不停在擴(kuò)大，所以能耗變成很大的問(wèn)題；最后，互聯(lián)墻的挑戰(zhàn)，智算萬(wàn)卡互聯(lián)，對(duì)于計(jì)算速度及延遲帶來(lái)了巨大的限制。

合見(jiàn)工軟首席技術(shù)官賀培鑫進(jìn)行主題演講

種種挑戰(zhàn)，都驅(qū)動(dòng)著中國(guó)高端數(shù)字芯片設(shè)計(jì)面臨迫切的需求：第一，毫無(wú)疑問(wèn)的國(guó)產(chǎn)EDA工具問(wèn)題；第二，系統(tǒng)級(jí)上改善芯片性能，以及解決軟硬件協(xié)同的挑戰(zhàn)，從更早期的階段開(kāi)始系統(tǒng)聯(lián)動(dòng)設(shè)計(jì)的考量；第三，更好地支撐國(guó)內(nèi)數(shù)字大芯片客戶的需求，包括芯粒（Chiplet）時(shí)代所帶來(lái)的最新高速接口IP和系統(tǒng)級(jí)設(shè)計(jì)工具等領(lǐng)域。

智算時(shí)代的爆發(fā)對(duì)國(guó)產(chǎn)EDA的支撐提出了嚴(yán)苛的時(shí)間表，時(shí)不我待。

合見(jiàn)工軟此次發(fā)布的創(chuàng)新戰(zhàn)略，從解決關(guān)鍵卡脖子問(wèn)題，提升為打造技術(shù)領(lǐng)先優(yōu)勢(shì)，對(duì)標(biāo)國(guó)際先進(jìn)性能水平，以應(yīng)對(duì)目前智算大芯片所帶來(lái)的技術(shù)挑戰(zhàn)，提供高水平的數(shù)字芯片EDA及IP解決方案。此次一年一度的產(chǎn)品發(fā)布，正是合見(jiàn)工軟堅(jiān)守初心，識(shí)勢(shì)而為，多措并舉的扎實(shí)發(fā)展道路的體現(xiàn)。合見(jiàn)工軟針對(duì)大規(guī)模算力集群的高速發(fā)展，為數(shù)字大芯片設(shè)計(jì)帶來(lái)的多重挑戰(zhàn)，發(fā)布了多個(gè)創(chuàng)新產(chǎn)品和EDA發(fā)展趨勢(shì)以供應(yīng)對(duì)，包括算力主芯片方案、存儲(chǔ)方案、互聯(lián)方案和系統(tǒng)方案。

本次發(fā)布的十一款創(chuàng)新產(chǎn)品包括：

• 數(shù)字驗(yàn)證全新硬件平臺(tái)：
  數(shù)據(jù)中心級(jí)全場(chǎng)景超大容量硬件仿真加速驗(yàn)證平臺(tái)UniVista Hyperscale Emulator（簡(jiǎn)稱“UVHP”）
  全新一代商用級(jí)、單系統(tǒng)先進(jìn)原型驗(yàn)證平臺(tái)PHINE DESIGN Advanced Solo Prototyping（簡(jiǎn)稱“PD-AS”）
• 數(shù)字實(shí)現(xiàn)EDA工具：國(guó)產(chǎn)自主知識(shí)產(chǎn)權(quán)的可測(cè)性設(shè)計(jì)（DFT）全流程平臺(tái)UniVista Tespert：
  高效缺陷診斷軟件工具UniVista Tespert DIAG
  高效的存儲(chǔ)單元內(nèi)建自測(cè)試軟件工具UniVista Tespert MBIST
• PCB板級(jí)設(shè)計(jì)工具：新一代電子系統(tǒng)設(shè)計(jì)平臺(tái)UniVista Archer
  一體化PCB設(shè)計(jì)環(huán)境UniVista Archer PCB
  板級(jí)系統(tǒng)電路原理設(shè)計(jì)輸入環(huán)境UniVista Archer Schematic
• 全國(guó)產(chǎn)自主知識(shí)產(chǎn)權(quán)高速接口IP解決方案：
  UniVista UCIe IP——突破互聯(lián)邊界、下一代Chiplet集成創(chuàng)新的全國(guó)產(chǎn)UCIe IP解決方案
  UniVista HBM3/E IP——拓展大算力新應(yīng)用、加速存算一體化的全國(guó)產(chǎn)HBM3/E IP解決方案
  UniVista DDR5 IP——突破數(shù)據(jù)訪問(wèn)瓶頸、靈活適配多元應(yīng)用需求的全國(guó)產(chǎn)DDR5 IP解決方案
  UniVista LPDDR5 IP——大容量高速率低功耗的全國(guó)產(chǎn)LPDDR5 IP解決方案
  UniVista RDMA IP——助力智算萬(wàn)卡互聯(lián)、200G和400G高性能的全國(guó)產(chǎn)RDMA IP解決方案

合見(jiàn)工軟自成立以來(lái)一直以國(guó)際先進(jìn)水平為目標(biāo)，多產(chǎn)品線并行研發(fā)，在數(shù)字芯片EDA技術(shù)達(dá)到創(chuàng)新引領(lǐng)的同時(shí)，在技術(shù)更為領(lǐng)先、挑戰(zhàn)更復(fù)雜的數(shù)字芯片設(shè)計(jì)和驗(yàn)證領(lǐng)域已有多項(xiàng)創(chuàng)新成果，填補(bǔ)了部分國(guó)產(chǎn)EDA工具關(guān)鍵點(diǎn)的技術(shù)空白，展現(xiàn)了合見(jiàn)工軟強(qiáng)大的研發(fā)實(shí)力和對(duì)客戶的支持能力。

國(guó)產(chǎn)容量新高度：全場(chǎng)景驗(yàn)證硬件系統(tǒng)彰顯自主創(chuàng)新力

AI智算、HPC超算、AD/ADAS智駕、5G、以及超大規(guī)模網(wǎng)絡(luò)等應(yīng)用領(lǐng)域，正推動(dòng)芯片設(shè)計(jì)的規(guī)模、功能集成度和軟硬件系統(tǒng)級(jí)復(fù)雜度大幅提升。這對(duì)驗(yàn)證工具的能力提出了更高要求，并帶來(lái)了多樣化場(chǎng)景驗(yàn)證的挑戰(zhàn)。驗(yàn)證工具除了必須為芯片設(shè)計(jì)開(kāi)發(fā)提供更快速準(zhǔn)確的編譯和更高效的調(diào)試能力，還必須具備更靈活、更統(tǒng)一的全場(chǎng)景驗(yàn)證平臺(tái)。這不僅可提升故障糾錯(cuò)效率和驗(yàn)證吞吐量，還能降低大規(guī)模復(fù)雜芯片流片的風(fēng)險(xiǎn)，并為軟硬件協(xié)同仿真驗(yàn)證提供強(qiáng)大的數(shù)字孿生能力。

合見(jiàn)工軟宣布推出數(shù)據(jù)中心級(jí)全場(chǎng)景超大容量硬件仿真加速驗(yàn)證平臺(tái)UniVista Hyperscale Emulator（簡(jiǎn)稱“UVHP”），為國(guó)產(chǎn)自研硬件仿真器中首臺(tái)可擴(kuò)展至460億邏輯門設(shè)計(jì)的產(chǎn)品，并支持多系統(tǒng)進(jìn)一步擴(kuò)展，可大幅提升仿真驗(yàn)證效率，縮短超大規(guī)模芯片的仿真驗(yàn)證周期。超大容量硬件仿真加速平臺(tái)UVHP基于合見(jiàn)工軟自主研發(fā)的新一代專有硬件仿真架構(gòu)，采用先進(jìn)的商用FPGA芯片、獨(dú)創(chuàng)的高效能RTL綜合工具UVSyn、智能化全自動(dòng)編譯器，以及豐富的高低速接口和存儲(chǔ)模型方案，為超大規(guī)模ASIC/SOC的仿真驗(yàn)證提供強(qiáng)大支持。

合見(jiàn)工軟副總裁吳秋陽(yáng)先生表示：“合見(jiàn)工軟從成立伊始，一步一個(gè)腳印，每年都會(huì)推出新一代的硬件驗(yàn)證產(chǎn)品，此次最新推出的硬件仿真加速平臺(tái)UVHP，容量規(guī)模已經(jīng)兩年間的三代產(chǎn)品提升了兩個(gè)數(shù)量級(jí)。同時(shí)UVHP具有四大優(yōu)勢(shì)，包括自研的編譯設(shè)計(jì)方法學(xué)，可以大幅提升編譯效率、運(yùn)行性能和迭代加速；高效準(zhǔn)確的全波形調(diào)試技術(shù)；高效率運(yùn)行時(shí)硬件管理，可以優(yōu)化硬件平臺(tái)使用效率，縮短運(yùn)行時(shí)間；最后UVHP具有完備接口與存儲(chǔ)方案支持的數(shù)據(jù)中心計(jì)算模式，并可以與合見(jiàn)工軟混合虛擬原型方案結(jié)合，提供多用戶全場(chǎng)景功能驗(yàn)證與開(kāi)發(fā)，將設(shè)計(jì)周期進(jìn)一步左移?！?/p>

合見(jiàn)工軟全新推出的硬件仿真加速驗(yàn)證平臺(tái)UVHP，達(dá)成了國(guó)產(chǎn)自研硬件仿真加速平臺(tái)的能效和容量新高度。該平臺(tái)將硬件仿真系統(tǒng)的算力提升至數(shù)據(jù)中心級(jí)別，系統(tǒng)規(guī)模支持1.6億門到460億門可調(diào)，是目前國(guó)產(chǎn)同類產(chǎn)品中容量最大的，同時(shí)其性能可對(duì)標(biāo)國(guó)際先進(jìn)產(chǎn)品。全場(chǎng)景驗(yàn)證模式包括純硬件環(huán)境、XTOR和Hybrid等多種方案，為芯片系統(tǒng)級(jí)軟硬件協(xié)同設(shè)計(jì)及驗(yàn)證提供了強(qiáng)大的算力支撐。

客戶評(píng)價(jià)：

燧原科技COO張亞林表示：“我們與合見(jiàn)工軟是長(zhǎng)期的戰(zhàn)略合作伙伴。在我們之前的算力芯片項(xiàng)目中，合見(jiàn)工軟的UVHS雙模工具作為主要驗(yàn)證平臺(tái)，憑借出色性能和全面的智算解決方案，大幅提升了我們AI軟件算法的開(kāi)發(fā)效率，獲得工程團(tuán)隊(duì)的一致好評(píng)。我們一直期望合見(jiàn)工軟推出更高集成度的大容量硬件加速器，如今UVHP平臺(tái)的問(wèn)世，填補(bǔ)了國(guó)產(chǎn)商用硬件加速器在千片F(xiàn)PGA規(guī)模級(jí)別的空白。我們期待UVHP以及其配套虛擬平臺(tái)和hybrid方案在未來(lái)項(xiàng)目中的表現(xiàn)，會(huì)繼續(xù)與合見(jiàn)工軟攜手，共同推動(dòng)國(guó)產(chǎn)算力平臺(tái)的發(fā)展。”

國(guó)內(nèi)首發(fā)！創(chuàng)新商用級(jí)單系統(tǒng)先進(jìn)原型驗(yàn)證平臺(tái)

FPGA原型驗(yàn)證平臺(tái)能夠?qū)崿F(xiàn)更快的軟件運(yùn)行速度，大幅縮短軟件運(yùn)行時(shí)間和驗(yàn)證迭代周期，同時(shí)也使得軟硬件協(xié)同數(shù)字孿生設(shè)計(jì)開(kāi)發(fā)成為可能，助力加速芯片上市。隨著用戶設(shè)計(jì)的復(fù)雜度、靈活度等需求的挑戰(zhàn)不斷涌現(xiàn)，芯片驗(yàn)證亟需更大規(guī)模且兼具靈活性、易用性及更高性能的單系統(tǒng)原型驗(yàn)證平臺(tái)。

合見(jiàn)工軟推出全新一代商用級(jí)、單系統(tǒng)先進(jìn)原型驗(yàn)證平臺(tái)PHINE DESIGN Advanced Solo Prototyping（簡(jiǎn)稱“PD-AS”），搭載AMD新一代超大自適應(yīng)SoC——AMD Versal? Premium VP1902 Adaptive SoC，采用先進(jìn)工藝，整體設(shè)備性能提升兩倍以上，并配套靈活便捷的操作界面、豐富多種的接口方案，可覆蓋更大規(guī)模的芯片驗(yàn)證場(chǎng)景，將廣泛應(yīng)用于5G-WIFI通訊、智算、AIoT、智能汽車、RF-導(dǎo)航、RSIC-V IP、VR/AR等行業(yè)領(lǐng)域。

合見(jiàn)工軟副總裁陸嘉鋆先生介紹道：“從第一代產(chǎn)品不到500萬(wàn)?的驗(yàn)證規(guī)模，到今天最新一代近億?規(guī)模，PHINE DESIGN產(chǎn)品系列歷經(jīng)10多年5代產(chǎn)品的迭代，同時(shí)也?證了國(guó)產(chǎn)EDA原型驗(yàn)證產(chǎn)品的發(fā)展歷程。全新一代PD-AS產(chǎn)品除了主芯片升級(jí)帶來(lái)的資源擴(kuò)容和性能提升外，在調(diào)試和下載等客戶常用的功能方面也進(jìn)行了全面升級(jí)和加強(qiáng)，從而提升了整體的驗(yàn)證效率。” 同時(shí)，陸嘉鋆還介紹了多種PD-AS的典型應(yīng)用場(chǎng)景，包括ARM處理器、智算芯片和RISC-V設(shè)計(jì)的驗(yàn)證解決方案，及助力小規(guī)模的推理計(jì)算類芯片的功能驗(yàn)證場(chǎng)景，為客戶提供了更便捷的使用體驗(yàn)。

合見(jiàn)工軟全新一代PD-AS原型驗(yàn)證平臺(tái)，可用于SoC、IP等芯片驗(yàn)證領(lǐng)域，適配各種驗(yàn)證場(chǎng)景需求，縮減測(cè)試進(jìn)程，加快芯片面市，平臺(tái)具有更大容量，等效邏輯門數(shù)約1億門，比起上一代產(chǎn)品擴(kuò)大了兩倍以上；更快的速度及更豐富的接口擴(kuò)展方案，覆蓋了盡可能多的應(yīng)用場(chǎng)景。

客戶評(píng)價(jià)：

賽昉科技董事長(zhǎng)兼CEO徐滔表示：

“在開(kāi)發(fā)和驗(yàn)證過(guò)程中，效率至關(guān)重要。賽昉科技通過(guò)先進(jìn)的設(shè)計(jì)環(huán)境，能夠快速定制符合客戶需求的CPU，而驗(yàn)證和軟件驗(yàn)證是確保質(zhì)量的關(guān)鍵環(huán)節(jié)。客戶對(duì)高質(zhì)量產(chǎn)品的期望，促使我們對(duì)所有RISC-V IP進(jìn)行全面的驗(yàn)證工作，包括功能驗(yàn)證、回歸測(cè)試以及整個(gè)軟件棧的驗(yàn)證。為此，我們借助合見(jiàn)工軟單系統(tǒng)先進(jìn)原型驗(yàn)證平臺(tái)PD-AS系列1902平臺(tái)和全場(chǎng)景驗(yàn)證硬件系統(tǒng)UVHS開(kāi)展這些任務(wù)。前者用于單核和雙核的開(kāi)發(fā)，后者則適用于規(guī)模更大的四核以上系統(tǒng)。通過(guò)這些平臺(tái)，賽昉每天能夠執(zhí)行數(shù)萬(wàn)億次周期，大幅提升了開(kāi)發(fā)過(guò)程中的驗(yàn)證效率和問(wèn)題識(shí)別速度。

隨著產(chǎn)品復(fù)雜度和規(guī)模的不斷提升，合見(jiàn)工軟超大容量硬件仿真加速驗(yàn)證平臺(tái)UVHP將持續(xù)支持賽昉未來(lái)的項(xiàng)目開(kāi)發(fā)。UVHP卓越的性能和RTL調(diào)試能力，將幫助賽昉在更復(fù)雜的設(shè)計(jì)中實(shí)現(xiàn)快速驗(yàn)證和調(diào)試，加速?gòu)?fù)雜RISC-V核心的開(kāi)發(fā)流程。”

助力半導(dǎo)體測(cè)試邁向新高度，國(guó)產(chǎn)自研DFT全流程平臺(tái)

為了滿足人工智能、數(shù)據(jù)中心、自動(dòng)駕駛等場(chǎng)景對(duì)大算力的需求，芯片尺寸和規(guī)模越來(lái)越大，單芯片晶體管多達(dá)百億甚至千億級(jí)別。同時(shí)，高階工藝和先進(jìn)封裝如Chiplet等技術(shù)的應(yīng)用，也大大增加了芯片的集成度與復(fù)雜度，設(shè)計(jì)與制造過(guò)程中芯片出現(xiàn)故障的幾率大幅提升，對(duì)芯片測(cè)試DFT解決方案也提出了更高的要求。需要快速精準(zhǔn)地發(fā)現(xiàn)故障，修復(fù)或者避開(kāi)故障從而提升良率。同時(shí)需要進(jìn)一步提升測(cè)試覆蓋率，將一些測(cè)試流程左移，以減少缺陷逃逸率，避免增加成本或延誤產(chǎn)品上市時(shí)間。

合見(jiàn)工軟宣布推出國(guó)產(chǎn)自主知識(shí)產(chǎn)權(quán)的可測(cè)性設(shè)計(jì)（DFT）全流程平臺(tái)UniVista Tespert。該平臺(tái)集成了一系列高效工具，包括最新推出的高效缺陷診斷軟件工具UniVista Tespert DIAG、高效的存儲(chǔ)單元內(nèi)建自測(cè)試軟件工具UniVista Tespert MBIST，以及合見(jiàn)工軟此前推出的測(cè)試向量自動(dòng)生成工具UniVista Tespert ATPG。UniVista Tespert致力于為工程師提供更高效、更高質(zhì)量的完整芯片測(cè)試平臺(tái)化工具，滿足現(xiàn)代芯片設(shè)計(jì)復(fù)雜度和封裝技術(shù)挑戰(zhàn)，助力客戶提升產(chǎn)品質(zhì)量和市場(chǎng)競(jìng)爭(zhēng)力。

最新推出的UniVista Tespert DIAG是一款創(chuàng)新高效的缺陷診斷軟件工具，自主研發(fā)了高效準(zhǔn)確的診斷引擎，采用新一代數(shù)據(jù)結(jié)構(gòu)，支持壓縮和非壓縮的測(cè)試向量診斷技術(shù)。其圖形化界面提供了缺陷全景對(duì)照，幫助工程師快速定位和解決系統(tǒng)性缺陷，大幅提升芯片測(cè)試效率，加速產(chǎn)品上市時(shí)間。

同時(shí)推出的UniVista Tespert MBIST是一款先進(jìn)存儲(chǔ)單元自測(cè)試工具，集成了先進(jìn)的IJTAG接口協(xié)議，提供直觀易用的圖形界面，支持多種測(cè)試算法和靈活的設(shè)計(jì)規(guī)則檢查引擎。通過(guò)UVTespert Shell自動(dòng)化平臺(tái)，它有效提高了測(cè)試設(shè)置的效率和可靠性，特別針對(duì)先進(jìn)工藝如FinFET進(jìn)行了優(yōu)化，為客戶提供了全面的存儲(chǔ)單元測(cè)試解決方案

客戶評(píng)價(jià)：

類比半導(dǎo)體高級(jí)總監(jiān)王海金表示：

“合見(jiàn)工軟DFT全流程平臺(tái)UniVista Tespert為我們?cè)跍y(cè)試領(lǐng)域提供了全面的解決方案，極大地提升了我們的產(chǎn)品測(cè)試效率和可靠性。更值得一提的是，UniVista Tespert DIAG的圖形化界面和高效的診斷引擎讓我們能夠更快速地定位和解決芯片缺陷，這對(duì)我們的項(xiàng)目進(jìn)展至關(guān)重要。類比半導(dǎo)體作為模擬及數(shù)?；旌闲酒徒鉀Q方案供應(yīng)商，專注于汽車智能驅(qū)動(dòng)、線性產(chǎn)品、數(shù)據(jù)轉(zhuǎn)換器等領(lǐng)域的芯片設(shè)計(jì)，產(chǎn)品主要面向工業(yè)和汽車等市場(chǎng)。與合見(jiàn)工軟的深化合作，將幫助類比致力于為客戶提供高品質(zhì)芯片，為世界科技化和智能化發(fā)展提供底層的芯片支持?！?/p>

青芯半導(dǎo)體科技（上海）有限公司DFT技術(shù)總監(jiān)呂寅鵬表示：

“合見(jiàn)工軟UniVista Tespert平臺(tái)為我們提供了強(qiáng)大的DFT工具，幫助我們應(yīng)對(duì)復(fù)雜芯片設(shè)計(jì)和測(cè)試的挑戰(zhàn)，提高了產(chǎn)品質(zhì)量和市場(chǎng)競(jìng)爭(zhēng)力。我們?cè)谑褂肬niVista Tespert MBIST時(shí)，發(fā)現(xiàn)該工具對(duì)存儲(chǔ)單元的測(cè)試管理非常有力，為我們的芯片設(shè)計(jì)團(tuán)隊(duì)提供了更多的設(shè)計(jì)自由度。我們相信這款工具能夠得到更多地廣泛應(yīng)用，為芯片制造業(yè)帶來(lái)更加精準(zhǔn)、高效的解決方案?！?/p>

合見(jiàn)工軟DFT研發(fā)首席架構(gòu)師唐華興表示：“UniVista Tespert為芯片設(shè)計(jì)和測(cè)試工程師大幅提升了便利性和效率。UniVista Tespert DIAG是創(chuàng)新自研的缺陷診斷與全景對(duì)照分析工具，以其創(chuàng)新技術(shù)和高效性能，為芯片缺陷診斷分析帶來(lái)了重大突破。UniVista Tespert MBIST的推出，提升了存儲(chǔ)單元測(cè)試的效率和準(zhǔn)確性。我們相信，UniVista Tespert將助力芯片制造商在競(jìng)爭(zhēng)激烈的市場(chǎng)中保持領(lǐng)先地位。隨著技術(shù)的不斷進(jìn)步，UniVista Tespert將持續(xù)推進(jìn)存儲(chǔ)單元自測(cè)試技術(shù)的創(chuàng)新和發(fā)展，為全球半導(dǎo)體行業(yè)帶來(lái)更多的價(jià)值。”

UniVista Tespert是合見(jiàn)工軟更廣泛的數(shù)字實(shí)現(xiàn)EDA產(chǎn)品組合的重要產(chǎn)品之一，目前已經(jīng)實(shí)現(xiàn)了在汽車電子、高階工藝芯片等領(lǐng)域的國(guó)內(nèi)頭部IC企業(yè)中的成功部署，應(yīng)用于超過(guò)50多個(gè)不同類型芯片測(cè)試。

助力智算，IP先行：完整IP集合打造大算力芯片強(qiáng)力引擎

合見(jiàn)工軟宣布推出五款全新全國(guó)產(chǎn)自主知識(shí)產(chǎn)權(quán)高速接口IP解決方案，為用戶提供了創(chuàng)新、高可靠性、高性能的網(wǎng)絡(luò)IP、存儲(chǔ)IP及Chiplet接口IP解決方案，應(yīng)對(duì)智算時(shí)代所帶來(lái)的網(wǎng)絡(luò)互聯(lián)、先進(jìn)封裝集成、高數(shù)據(jù)吞吐量等諸多挑戰(zhàn)。

合見(jiàn)工軟副總裁劉矛表示：“在算力蓬勃發(fā)展的時(shí)代，算力芯片對(duì)于系統(tǒng)對(duì)于存儲(chǔ)和互聯(lián)的需求越來(lái)越旺盛，并對(duì)接口需求提出了更高的要求——可靠的傳輸，更高的帶寬，更低的延遲，更低的功耗和更復(fù)雜的應(yīng)用場(chǎng)景。從傳統(tǒng)的DDR5或LPDDR5，演進(jìn)到HBM3更高的數(shù)據(jù)帶寬，除此之外，互聯(lián)方面也有很多的創(chuàng)新技術(shù)，包括芯片之間的互聯(lián)，以及跨板卡的大規(guī)模組網(wǎng)互聯(lián)。合見(jiàn)工軟可以為客戶提供可靠的先進(jìn)接口IP整體解決方案，包括UCIE、PCIE 5、RDMA、HBM 3/E、DDR 5、LPDDR 5、以太網(wǎng)等IP產(chǎn)品。同時(shí)新的接口應(yīng)用對(duì)于封裝技術(shù)和 SIPI也帶來(lái)全新的挑戰(zhàn)，合見(jiàn)工軟也從實(shí)際項(xiàng)目中積累了豐富的封裝設(shè)計(jì)經(jīng)驗(yàn)，幫助客戶解決在面對(duì)新的應(yīng)用場(chǎng)景和封裝形式時(shí)在接口實(shí)現(xiàn)和使用上的一系列挑戰(zhàn)。”

• UniVista UCIe IP——突破互聯(lián)邊界、下一代Chiplet集成創(chuàng)新的全國(guó)產(chǎn)UCIe IP解決方案

隨著各類前沿高性能應(yīng)用對(duì)算力、內(nèi)存容量、存儲(chǔ)速度和高效互連的需求持續(xù)攀升，傳統(tǒng)大芯片架構(gòu)的設(shè)計(jì)和能力越來(lái)越難以及時(shí)滿足這些需求。Chiplet集成技術(shù)的出現(xiàn)開(kāi)辟了一條切實(shí)可行的路徑，使得各個(gè)廠商能夠在芯片性能、成本控制、能耗降低和設(shè)計(jì)復(fù)雜性等方面實(shí)現(xiàn)新的突破。

作為Chiplet集成的關(guān)鍵標(biāo)準(zhǔn)之一，UCIe以開(kāi)放、靈活、高性能的設(shè)計(jì)框架為核心，實(shí)現(xiàn)了采用不同工藝和制程的芯粒之間的無(wú)縫互連和互通。通過(guò)統(tǒng)一的接口和協(xié)議，UCIe可大幅降低同構(gòu)和異構(gòu)芯粒集成的設(shè)計(jì)復(fù)雜度，使設(shè)計(jì)人員能夠更加專注于各個(gè)芯粒的功能實(shí)現(xiàn)和優(yōu)化，從而加速產(chǎn)品開(kāi)發(fā)進(jìn)程。

UniVista UCIe IP產(chǎn)品已在智算、自動(dòng)駕駛、AI等領(lǐng)域的知名客戶的實(shí)際項(xiàng)目中得到廣泛應(yīng)用和驗(yàn)證，在真實(shí)場(chǎng)景中展現(xiàn)出卓越的性能表現(xiàn)和穩(wěn)定可靠的品質(zhì)。合見(jiàn)工軟UCIe IP先進(jìn)制程測(cè)試芯片現(xiàn)已成功流片，成為IP領(lǐng)域第二個(gè)經(jīng)由硬件驗(yàn)證過(guò)的先進(jìn)制程UCIe IP產(chǎn)品。

為保障芯片的高性能、低功耗，應(yīng)對(duì)AI、ML、HPC等應(yīng)用場(chǎng)景的發(fā)展，合見(jiàn)工軟推出全國(guó)產(chǎn)Memory接口解決方案，包括：

• UniVista HBM3/E IP——拓展大算力新應(yīng)用、加速存算一體化的全國(guó)產(chǎn)HBM3/E IP解決方案

UniVista HBM3/E IP包括HBM3/E內(nèi)存控制器、物理層接口（PHY）和驗(yàn)證平臺(tái)，采用低功耗接口和創(chuàng)新的時(shí)鐘架構(gòu)，實(shí)現(xiàn)了更高的總體吞吐量和更優(yōu)的每瓦帶寬效率，可幫助芯片設(shè)計(jì)人員實(shí)現(xiàn)超小PHY面積的同時(shí)支持最高9.6 Gbps的數(shù)據(jù)速率，解決各類前沿應(yīng)用對(duì)數(shù)據(jù)吞吐量和訪問(wèn)延遲要求嚴(yán)苛的場(chǎng)景需求問(wèn)題，可廣泛應(yīng)用于以AI/機(jī)器學(xué)習(xí)應(yīng)用為代表的數(shù)據(jù)與計(jì)算密集型SoC等多類芯片設(shè)計(jì)中，已實(shí)現(xiàn)在AI/ML、數(shù)據(jù)中心和HPC等領(lǐng)域的國(guó)內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。

• UniVista DDR5 IP——突破數(shù)據(jù)訪問(wèn)瓶頸、靈活適配多元應(yīng)用需求的全國(guó)產(chǎn)DDR5 IP解決方案

UniVista DDR5 IP包括DDR5內(nèi)存控制器、物理層接口（PHY）和驗(yàn)證平臺(tái)，采用先進(jìn)的設(shè)計(jì)架構(gòu)和優(yōu)化技術(shù)，經(jīng)過(guò)嚴(yán)苛的實(shí)際應(yīng)用場(chǎng)景驗(yàn)證和深度評(píng)估，可幫助芯片設(shè)計(jì)人員實(shí)現(xiàn)高達(dá)8800 Mbps的數(shù)據(jù)傳輸速率，支持單個(gè)最高64 Gb容量的內(nèi)存顆粒，256 GB容量的DIMM并集成ECC功能，解決企業(yè)級(jí)服務(wù)器、云計(jì)算、大數(shù)據(jù)等應(yīng)用領(lǐng)域?qū)Ω呖煽啃浴⒏呙芏群偷脱舆t內(nèi)存方案的場(chǎng)景需求問(wèn)題，可廣泛應(yīng)用于數(shù)據(jù)中心/服務(wù)器、高端消費(fèi)電子SoC 等多類芯片設(shè)計(jì)中，已實(shí)現(xiàn)在云服務(wù)、消費(fèi)電子、服務(wù)器/工作站等領(lǐng)域的國(guó)內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。

• UniVista LPDDR5 IP——大容量、高速率、低功耗的全國(guó)產(chǎn)LPDDR5 IP解決方案

UniVista LPDDR5 IP包括LPDDR5內(nèi)存控制器、物理層接口（PHY）和驗(yàn)證平臺(tái)，采用優(yōu)化的設(shè)計(jì)架構(gòu)，經(jīng)過(guò)多種實(shí)際應(yīng)用場(chǎng)景驗(yàn)證和評(píng)估，可幫助芯片設(shè)計(jì)人員實(shí)現(xiàn)高達(dá)8533 Mbps的數(shù)據(jù)傳輸速率，支持單個(gè)最高32 Gb容量的內(nèi)存顆粒，并集成ECC功能，解決移動(dòng)設(shè)備、IoT、汽車電子等應(yīng)用領(lǐng)域?qū)Ω咝阅堋⒌凸暮托〕叽鐑?nèi)存方案的場(chǎng)景需求問(wèn)題，可廣泛應(yīng)用于移動(dòng)設(shè)備、IoT和汽車電子SoC等多類芯片設(shè)計(jì)中，已實(shí)現(xiàn)在移動(dòng)設(shè)備和IoT等領(lǐng)域的國(guó)內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。

合見(jiàn)工軟全新推出國(guó)內(nèi)領(lǐng)先的高帶寬、低延遲、高可靠性的智算網(wǎng)絡(luò)IP解決方案UniVista RDMA IP，助力智算萬(wàn)卡集群，主要功能包括支持200G、400G帶寬的完整RoCEv2傳輸層、網(wǎng)絡(luò)層、鏈路層、物理編碼層，可幫助芯片設(shè)計(jì)人員實(shí)現(xiàn)快速的RDMA功能集成，解決智算芯片的高帶寬需求問(wèn)題，可廣泛應(yīng)用于AI、GPU、DPU等多類芯片設(shè)計(jì)中，相比于傳統(tǒng)25G/50G RDMA互聯(lián)方案，性能更領(lǐng)先，已實(shí)現(xiàn)在AI和GPU等領(lǐng)域的國(guó)內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。

合見(jiàn)工軟副總裁楊凱介紹道：“現(xiàn)在智算芯片上越來(lái)越多的應(yīng)用需要在萬(wàn)卡甚至十萬(wàn)卡規(guī)模下進(jìn)行組網(wǎng)計(jì)算，在智算互連網(wǎng)絡(luò)當(dāng)中，需要不同類型的網(wǎng)絡(luò)來(lái)支持不同類型的業(yè)務(wù)運(yùn)行。合見(jiàn)工軟針對(duì)推理和訓(xùn)練用的智算芯片組網(wǎng)，推出了一套完整的解決方案，包括PAXI Core，可支持內(nèi)存語(yǔ)義的Chip-to-Chip互聯(lián)協(xié)議層；RDMA Core，支持RoCEv2協(xié)議，QP數(shù)量可配置，支持重傳和多種標(biāo)準(zhǔn)操作；以及成熟的以太網(wǎng)控制器，包括物理層和鏈路層IP，和額外的L1/L2 Retry功能。上述IP組合支持智算芯片靈活的組網(wǎng)方案，并已在國(guó)內(nèi)一線 GPU 和 AI 芯片廠商得到選用?！?/p>

• UniVista RDMA IP——助力智算萬(wàn)卡互聯(lián)、200G和400G高性能的全國(guó)產(chǎn)RDMA IP解決方案。UniVista RDMA IP的四大優(yōu)勢(shì)包括：
  更高的帶寬利用率：支持超頻點(diǎn)應(yīng)用，比標(biāo)準(zhǔn)以太網(wǎng)提供多10%的帶寬；支持靈活支持可配置報(bào)文頭，包括可配置前導(dǎo)碼、IPG、MAC幀頭；支持超長(zhǎng)報(bào)文，報(bào)文長(zhǎng)度最高可達(dá)32K bytes。
  更高的可靠性：支持RDMA的傳輸層的端到端重傳，重傳完成時(shí)間達(dá)到10us量級(jí)；提供基于以太網(wǎng)MAC層的端到端重傳，重傳完成時(shí)間達(dá)到us量級(jí)；支持以太網(wǎng)PHY層的點(diǎn)到點(diǎn)重傳，重傳完成時(shí)間達(dá)到100ns量級(jí)。
  更靈活的組網(wǎng)方式：支持基于以太網(wǎng)PHY層協(xié)議的點(diǎn)到點(diǎn)直連；支持以太網(wǎng)PHY配置1拆2、1拆4，靈活支持8卡、16卡、32卡全互聯(lián)；RDMA QP數(shù)量，WQE數(shù)量可配置，與直連協(xié)議可切換。
  更低的延遲：優(yōu)化FEC低延遲模式，在已有的RS272算法上進(jìn)一步降低FEC的解碼延遲；提供PAXI直連模式，通過(guò)以太網(wǎng)物理層實(shí)現(xiàn)C2C連接，降低延遲；簡(jiǎn)化UDP/IP以及MAC層協(xié)議，提供簡(jiǎn)化包頭模式。

合見(jiàn)工軟的高速接口IP解決方案已實(shí)現(xiàn)了國(guó)產(chǎn)化技術(shù)突破，引領(lǐng)智算、HPC、通信、自動(dòng)駕駛、工業(yè)物聯(lián)網(wǎng)等領(lǐng)域大算力芯片的性能突破及爆發(fā)式發(fā)展。

解決高速、多層PCB設(shè)計(jì)挑戰(zhàn)：國(guó)產(chǎn)首款高端大規(guī)模PCB設(shè)計(jì)平臺(tái)

隨著電子系統(tǒng)技術(shù)的不斷發(fā)展，產(chǎn)品的核心功能極大程度地依賴于高性能大規(guī)模集成電路實(shí)現(xiàn)，大規(guī)模、高性能集成電路的廣泛應(yīng)用，將電子系統(tǒng)的信號(hào)種類、數(shù)量、系統(tǒng)互連關(guān)系變得異常復(fù)雜。要實(shí)現(xiàn)復(fù)雜系統(tǒng)的精確描述，以確保電子系統(tǒng)設(shè)計(jì)的正確性與可靠性，對(duì)PCB及原理圖設(shè)計(jì)方法與流程的更新?lián)Q代提出了更嚴(yán)苛的要求，大規(guī)模、小型化、高密度、高速率已經(jīng)成為板級(jí)系統(tǒng)的重要發(fā)展趨勢(shì)。UniVista Archer平臺(tái)是首款國(guó)產(chǎn)自主自研的高性能大規(guī)模PCB和原理圖設(shè)計(jì)工具，支持的PCB設(shè)計(jì)規(guī)模已達(dá)到國(guó)內(nèi)先進(jìn)水平，能夠?qū)崿F(xiàn)更高密度的布局布線，并保障更快的軟件運(yùn)行速度，助力更智能化電子系統(tǒng)產(chǎn)品的發(fā)展。

合見(jiàn)工軟宣布推出新一代電子系統(tǒng)設(shè)計(jì)平臺(tái)UniVista Archer，作為自主知識(shí)產(chǎn)權(quán)的國(guó)產(chǎn)首款高端大規(guī)模PCB設(shè)計(jì)平臺(tái)，滿足日益復(fù)雜的電子系統(tǒng)設(shè)計(jì)需求，解決高速、多層PCB設(shè)計(jì)中帶來(lái)的設(shè)計(jì)與仿真挑戰(zhàn)，為電子系統(tǒng)和PCB板級(jí)設(shè)計(jì)工程師帶來(lái)更高的性能與可靠性，并支持客戶歷史設(shè)計(jì)數(shù)據(jù)導(dǎo)入，易學(xué)易用。UniVista Archer平臺(tái)包括領(lǐng)先的一體化PCB設(shè)計(jì)環(huán)境UniVista Archer PCB和板級(jí)系統(tǒng)電路原理設(shè)計(jì)輸入環(huán)境UniVista Archer Schematic兩款產(chǎn)品，采用全新的先進(jìn)數(shù)據(jù)架構(gòu)，部分產(chǎn)品性能大幅提升，精準(zhǔn)洞察用戶的需求習(xí)慣，大幅提升用戶體驗(yàn)，滿足用戶的復(fù)雜功能需求，為現(xiàn)代復(fù)雜電子系統(tǒng)提供一體化的智能設(shè)計(jì)環(huán)境。

合見(jiàn)工軟系統(tǒng)級(jí)EDA市場(chǎng)產(chǎn)品總監(jiān)戴維表示：“UniVista Archer平臺(tái)歷經(jīng)三年研發(fā)，深度融合創(chuàng)新的底層架構(gòu)，合見(jiàn)工軟自主研發(fā)了完整的PCB板級(jí)設(shè)計(jì)工具，并已經(jīng)過(guò)多家行業(yè)頭部客戶的嚴(yán)格測(cè)試，UniVista Archer系列在各類產(chǎn)品及多樣化的設(shè)計(jì)場(chǎng)景中均表現(xiàn)出色。同時(shí)，合見(jiàn)工軟系統(tǒng)級(jí)解決方案，能夠助力智算相關(guān)的產(chǎn)品設(shè)計(jì)。智算領(lǐng)域的板卡、服務(wù)器主板、子板、相關(guān)的網(wǎng)關(guān)、交換機(jī)等網(wǎng)絡(luò)設(shè)備的PCB設(shè)計(jì)，都可以應(yīng)用UniVista Archer系列PCB和原理圖實(shí)現(xiàn)，在保證質(zhì)量的前提下讓用戶有更好的體驗(yàn)?！?/p>

客戶評(píng)價(jià)：

華勤通訊技術(shù)有限公司高級(jí)副總裁吳振海表示：

“合見(jiàn)工軟UniVista Archer PCB 、UniVista Archer Schematic產(chǎn)品在我們多個(gè)產(chǎn)品線進(jìn)行了設(shè)計(jì)、驗(yàn)證。在使用合見(jiàn)工軟的工具設(shè)計(jì)周期中，設(shè)計(jì)數(shù)據(jù)精準(zhǔn)，符合我們公司的設(shè)計(jì)要求。另外合見(jiàn)工軟的PCB工具支持導(dǎo)入行業(yè)內(nèi)主流的PCB設(shè)計(jì)數(shù)據(jù)，其導(dǎo)入數(shù)據(jù)的完整性和還原度也非常優(yōu)秀。除了產(chǎn)品本身，合見(jiàn)工軟技術(shù)團(tuán)隊(duì)的支持力度和響應(yīng)速度，讓我們充分感受到EDA工具本土化的優(yōu)勢(shì)?！?/p>

合見(jiàn)工軟現(xiàn)可提供覆蓋“元器件庫(kù)+數(shù)據(jù)管理+流程管理+設(shè)計(jì)工具”的電子系統(tǒng)級(jí)EDA的全流程解決方案。在系統(tǒng)級(jí)EDA工具的高端市場(chǎng)上，全面展示了合見(jiàn)工軟公司產(chǎn)品的競(jìng)爭(zhēng)優(yōu)勢(shì)。